説明

FDKモジュールシステムテクノロジー株式会社により出願された特許

1 - 8 / 8


【課題】錫メッキがなされた電極上にソルダーペーストを塗布してリフロー方式により電子部品を半田付けした実装基板において、半田が黒色に変色したり、フィレット形状が歪んだりする現象を抑止する。
【解決手段】表面に印刷配線が形成されたプリント配線板10に電子部品を実装してなる実装基板であって、前記プリント配線板の表面にはソルダーレジスト層11が形成されるとともに、当該ソルダーレジスト層には前記配線の一部を電極12として露出させるための開口13が形成され、前記ソルダーレジスト層の前記開口の周囲には、熱硬化樹脂層50が積層形成され、前記電極には、錫メッキが施され、前記電子部品の端子30と前記電極は、当該電極に印刷されたソルダーペースト114によって半田付けされている実装基板としている。 (もっと読む)


【課題】下面に多数の端子を備えた電子部品をリフロー方式によって基板に実装する際、基板などの反りに起因する半田の接続不良や短絡を、信頼性を低下させたり、コストを増加させたりすることなく、確実に防止する。
【解決手段】多数の端子のそれぞれを対応するランドに対向配置させた状態で、各端子とランドとをリフロー方式によって半田付けする際、互いに対向する端子とランドとの間に供給する半田の量を、各端子とそれらに対応する各ランドのそれぞれの距離に応じて個別に増減する。 (もっと読む)


【課題】略矩形平面形状をなす半導体電子部品がアンダーフィル封止されてなる半導体装置において、半導体電子部品の隅の側面へのアンダーフィルの這い上がり不足を解消して十分なアンダーフィル封止強度を確保する。
【解決手段】ソルダーレジスト膜層3を有する基板2上に実装された略矩形平面形状を有する半導体電子部品10がアンダーフィル5封止されてなる半導体装置1aであって、ソルダーレジスト膜層には、前記半導体電子部品の実装領域の周囲に、当該半導体電子部品の外形形状にほぼ沿う略矩形平面状の外形をなす溝30が画成され、前記基板上において、前記溝の外形をなす前記略矩形の隅の内側に、電極パッド40が形成されるとともに、当該電極パッド上のソルダーレジストが開口し、前記電極パッド上には、半田突起50が形成されている。 (もっと読む)


【課題】可撓性基板上に形成された多数の配線のそれぞれと接続される多数の端子を備えた回路基板において、製造コストを増加させることなく、基板の長大化や端子間ピッチの狭小化に柔軟に対応させ、基板側の端子と可撓性基板側の配線とを確実に接続できるようにする。
【解決手段】可撓性基板20上に形成された多数の外部配線21のそれぞれと積層された状態で導通して接続される多数の端子3を備えた回路基板1aであって、回路基板は、上下方向に扁平で左右に幅広の略長方形の平面形状であり、前記多数の端子は、所定本数毎にブロック5を形成して複数のブロックに組分けされているとともに、当該複数のブロックは、前記略長方形の長辺側縁端2に沿って左右に並んで配置され、一つの前記ブロックに含まれる所定本数の端子は、左右に先端6と基端7を有して上下方向に櫛歯状に並んで配置されている回路基板としている。 (もっと読む)


【課題】周期的に充放電されるセラミックコンデンサーを含む回路装置において、セラミックコンデンサーの充放電に伴う圧電現象に起因する鳴動を、セラミックコンデンサーの実装構造を変更することなく、効果的に抑制する。
【解決手段】可聴周波数範囲に対応する1周期24に充電期間24cと放電期間24dとが設けられて、周期的に充放電されるセラミックコンデンサー16を含む回路装置11において、前記セラミックコンデンサーの充放電に伴う圧電現象によって発生する鳴動を抑制するための方法であって、前記充電期間終了時点Teにおける前記セラミックコンデンサーの端子間電圧が前記放電期間で所定電圧値v2まで降下した場合、次の充電期間まで当該所定電圧値を維持するように前記セラミックコンデンサーを充電する回路装置における鳴動抑制方法としている。 (もっと読む)


【課題】プリント配線板にLED素子を実装したLED実装基板において、LEDの発光量損失を最小限に抑え、LED素子のリード端子とプリント配線板における端子パッドとの半田付け部分の接続強度を向上させて実装の信頼性を向上させる。
【解決手段】白色のソルダーレジスト12が塗布されたプリント配線板10a上にLED素子20が実装されたLED実装基板1aであって、前記プリント配線板には、LED素子の端子23と接続されるパッド13が形成され、前記端子と前記パッドとの配線領域を覆うように前記プリント配線板の表面に白色顔料を含んだ白色樹脂30が塗布されているLED実装基板としている。 (もっと読む)


【課題】2端子チップ部品を基板上に高密度に実装可能とするとともに、短絡や接触不良などが発生しにくい信頼性の高い実装技術を提供する。
【解決手段】絶縁部22を介して左右両端に端子21を備えた2端子チップ部品20を基板1a上に多列配置して実装する方法であって、二つの実装ランド(11a,11b)を一組(10a,10b)として、1列に多数組の実装ランドを形成したランド列(30a,30b)を多列形成するランド形成ステップと、実装ランドに2端子チップ部品の端子を半田付けする実装ステップとを含み、ランド形成ステップでは、隣接する列における実装ランドの配置(12a、12b)が上下方向で互い違いとなるように形成し、実装ステップでは、隣接する列において実装ランドの組ごとに実装される2端子チップ部品の端子の位置と絶縁部の位置とが上下方向で一致するように実装する。 (もっと読む)


【課題】半導体電子部品がアンダーフィル封止されてなる半導体装置において、半導体電子部品の側面へのアンダーフィルの這い上がり不足を解消して十分なアンダーフィル封止強度を確保するとともに、アンダーフィルの基板表面への不要な流動拡散を防止する。
【解決手段】ソルダーレジスト膜層3を有する基板2上に実装された略矩形平面形状を有する半導体電子部品10がアンダーフィル5により封止されてなり、基板と半導体電子部品には親水性を向上させるための表面改質処理が施され、前記ソルダーレジスト膜層には、前記半導体電子部品の実装領域の周囲に、当該半導体電子部品の外形形状に沿う溝30が画成され、当該溝の2重輪郭線の内側の線31の4隅33はR状であり、外側の線32の4隅34は直角である半導体装置1aとした。 (もっと読む)


1 - 8 / 8