【課題】ＬＥＤ素子で発生する熱を放出して、長寿命化を図る。
【解決手段】ＬＥＤ照明装置は、１つ以上のＬＥＤ素子２１と、シリコンを包含する基板であって、１つ以上のＬＥＤ素子２２がマイクロバンプＭＢを介して実装された第１基板２２と、第１基板２２の端部に接合され、第１基板２２を囲うように形成された熱伝導性を有するアルミダイキャスト１２と、ＬＥＤ素子２１と電気的に接続され、電源が入力される口金１４と、を備えている。 （もっと読む）

【課題】ＬＥＤ素子で発生する熱を放熱して、長寿命化、高輝度化を図る。
【解決手段】３次元シリコンインターポーザ２０は、ＬＥＤ素子２１と、ＬＥＤ素子がマイクロバンプＭＢを介して面実装され、配線ＬがマイクロバンプＭＢに接続された第１基板２２と、ＬＥＤ素子実装面の反対側の面に貼り合わされ、前記配線Ｌが通る貫通孔２３ａを有する断熱用有機基板２３と、第１基板２２側の面の反対側の面に貼り合わされ、配線Ｌが貫通孔２３ａの配線Ｌに接続された第２基板２４と、マイクロバンプＭＢを介して第２基板２４の配線Ｌに接続されると共に、断熱用有機基板２３側の面の反対側の面に、前記マイクロバンプＭＢを介して実装されたＬＥＤ制御回路チップ２５と、を備えている。 （もっと読む）

【課題】電極数を極力低減すると共に、実装時に実装基板との平行度を保って接続不良の防止を図り、且つ半導体回路の破壊をも抑制した半導体チップを提供すること。
【解決手段】例えば、所定の間隙を持って対向させた各メモリバンク２２Ａ〜２２Ｄ間により形成された十字状の接続バンプ配置領域２３が設けられている。そして、十字状の接続バンプ配置領域２３における領域２３Ａに、信号入出力用接続バンプ２１Ａ（第１の電極）が群をなして配設させている。一方で、当該信号入出力用接続バンプ２１Ａが群をなす領域２３Ａに直交する領域２３Ｂ内に電力・接地用接続バンプ２１Ｂの群を配設させることで、記憶装置チップ２０を配線チップ１０に実装した際、当該記憶装置チップ２０が傾くのを当該電力・接地用接続バンプ２１Ｂが支持し（半田を介して支持し）、最小限のバンプ数で平行度が保たれる。このように、例えば記憶装置チップ２０を構成する。 （もっと読む）

【課題】製造コストを抑制しつつランダムアクセス性を向上させて高速に動作させる。
【解決手段】半導体記憶装置は、データを書き込む場合は、書込みコマンドが入力されたときのクロックと同じタイミングのときのデータを、活性化されたメモリバンクに書き込むようにデータ入力バッファ１１０を制御し、データを読み出す場合は、読出しコマンドが入力されたときのクロックに対して３以上の所定のリードレーテンシーで、活性化されたメモリバンクからデータを読み出してデータを出力するようにデータ出力バッファ１２０を制御するバッファ制御回路１３０を備えている。 （もっと読む）

【課題】半導体記憶回路から論理回路へのデータ転送速度を向上させる。
【解決手段】出力データ制御回路２０がハイレベルからローレベルに切り替えたデータＤＯＢｉを出力した場合、ＣＭＯＳインバータ３１の出力はハイレベル、ＣＭＯＳインバータ３２の出力はローレベルになる。しかし、Ｐチャンネル型ＭＯＳトランジスタ４０ｐのソース−ゲート間の電位差があまり大きくないため、Ｐチャンネル型ＭＯＳトランジスタ４０ｐはすぐにオンにならず、最終段ＣＭＯＳインバータ４０の出力がすぐにハイレベルにならない。このときＮチャンネル型ＭＯＳトランジスタ５０のゲートにＣＭＯＳインバータ３１の出力であるハイレベルの電圧が供給されるので、Ｎチャンネル型ＭＯＳトランジスタ５０はオンになる。よって、Ｎチャンネル型ＭＯＳトランジスタ５０により最終段ＣＭＯＳインバータ４０の出力が持ち上げられ、ハイレベルになる。 （もっと読む）

【課題】パワーダウンモードから通常モードに移行する場合に、昇圧疑似電源電圧発生回路が適切に初期化されるようなパワーオンリセット信号を発生する。
【解決手段】 ＤＰＭ信号が立ち下がって、通常モードからディープパワーダウンモードに移行すると、ＮＡＮＤ回路３２は、ハイレベルの信号を出力して、Ｐチャンネル型ＭＯＳトランジスタＱＰをオフにする。接続点Ｎ２の電圧は低下してローレベルになり、ＶＰＰパワーオンリセット信号ＰＯＮ２が立ち上がる。ＤＰＭ信号が立ち上がって再び通常モードになると、昇圧疑似電源電圧ＶＰＰが次第に大きくなり、Ｎチャンネル型ＭＯＳトランジスタＱＮがオンになり、接続点Ｎ２の電圧がローレベルからハイレベルに変化する。そして、ＶＰＰパワーオンリセット信号ＰＯＮ２がローレベルになり、昇圧疑似電源電圧発生回路７の電位レベル不定節点や論理不定回路等の初期化が行われる。 （もっと読む）