【課題】完全に不定値許容性の非常に高スキャン圧縮なスキャンテストシステム及び技術を提供する。
【解決手段】スキャンテスト及びスキャン圧縮は、コストの低減及び高い出荷品品質を実現するうえで重要である。従来以上に複雑な設計における新しいタイプの故障には、高い圧縮が必要とされる。しかしながら、不定値（Ｘ）の密度が増加し効果的な圧縮を妨げる。スキャン圧縮の方法では、任意の密度の不定値について非常に高い圧縮及び完全な検出率が達成される。記載された技術は、テスト容易化設計（ＤＦＴ）及び自動テストパターン生成（ＡＴＰＧ）のフローに完全に組込むことができる。産業的な設計にこれらの技術を用いた結果、他の方法と比べて一定かつ予測可能な有利な点があることが分かった。 （もっと読む）

【課題】ハードウェア設計のシミュレーションを向上させる。
【解決手段】HDLで記述される設計をシミュレートする方法を提供する。この方法では、設計のモジュールを、シリアルシミュレーションエンジンによるシミュレーションのための第１のモジュールと、コンカレントシミュレーションエンジンによるシミュレーションのための第２のモジュールとに分割することができる。HDLの実行モデルと一致するイベントのクラスに基づくシミュレーションに関して、第１及び第２のモジュールに優先順位を付けることができる。イベントの各クラスに対してシリアル及びコンカレントの両シミュレーションエンジンの両シミュレーションを同期させることができる。同期は、更新されたインタフェース変数の値の転送を含むことができる。 （もっと読む）

【課題】集積回路設計をシミュレートする方法を提供する。
【解決手段】本発明の方法では、ネットリストにおけるノードのノード次数ランキングを決定することができる。ネットリストの回路は、ノード次数ランキングに基づいて静的及び動的電流駆動方式でパーティショニングされることができる。ノード次数パーティショニングに基づいて階層データ構造が構築されることができる。一実施形態では、シミュレーション最適化のために中間ノード次数を動的に結合することができる。その後、回路を１若しくは複数の結合された中間ノード次数に基づいて再パーティショニングすることができる。階層データ構造を用いて求解及び積分を行い、次数ランキングされた階層エンジンを生成することができる。次数ランキングされた階層エンジンについての解析を行うことができる。この時点で、解析に基づいてＩＣ設計のシミュレーションデータがエクスポートされることができる。 （もっと読む）

ＩＣ層のパターン形成のために多重マスク及び多重マスク層が使用される。第１のマスク層に１以上の細線パターンを形成するためにＲＥＴが使用される。次に細線パターンの一部は、マスクを利用して、除去されるか又は除去部分に指定される。この除去／指定作業は、細線図形と粗大図形を含む少なくとも１つのレイアウト図形を備えた所望のレイアウトへの利用とレイアウト図形の微小寸法に沿った方向のみのレイアウト図形の拡張を含む。次に、別のマスクが使用されて、第１のマスク層の上に形成された第２のマスク層内に粗大図形が形成される。粗大図形は、細線図形の微小寸法に対して直角の方向のみに行われる収縮／拡張操作を利用して所望レイアウトから得られる。ＩＣ層は、パターン形成された第1及び第２のマスク層によって形成された複合マスクを使用してパターン形成される。 （もっと読む）

集積回路（ＩＣ）の電力回路網内の電圧降下の最小化を提供する一方でスタック・バイアを自動的に削減する方法。この方法では、電力回路網のあらゆる処理可能スタック・バイア（すなわち、接続必須スタック・バイアと非密集スタック・バイア以外）の除去が可能である。電力回路網の電圧降下目標値が越えられた場合には、少なくとも、ＩＣ上の最大電圧降下の重大度の大きさがアップデートされる。このアップデートの後、電圧降下改善スタック・バイアのグループが、電力回路網に復帰させられる。電圧降下目標値が越えられたかどうかを決定するステップと、１以上の問題部位の電圧降下の重大度をアップデートするステップと、追加的なスタック・バイアのグループを復帰させるステップは、電圧降下目標値が越えられなくなるまで繰り返される。 （もっと読む）

【課題】自然言語アサーション（ＮＬＡ）を処理する方法を提供する。
【解決手段】自然言語アサーション（ＮＬＡ）を処理するための方法は、ＮＬＡを識別し、そのＮＬＡを自然言語パーサ（ＮＬＰ）及び合成手法を用いて検証言語アサーション（ＶＬＡ）に変換することを含む。このＶＬＡをＶＬＡパーサ及びパターンマッチング手法を用いて解釈ＮＬＡ（ＮＬＡ^＊）に変換する。この時点で、プロセスは前記ＮＬＡ^＊と前記ＮＬＡのユーザ評価を行う。ユーザが前記ＮＬＡ^＊と前記ＮＬＡが同一である又は重要ではない差違を有すると判断した場合、前記ＶＬＡを用いて検証を実施する。前記検証の結果を前記ＮＬＡにバックアノテートする。完全に自動化された一実施形態では、ＮＬＡとＮＬＡ^＊との比較に加えて、ＶＬＡとＶＬＡ^＊とを比較し、それによって検証中にユーザに対して更に別の正確さの試験を提供する。 （もっと読む）

【課題】電力管理回路を備える回路のための高速シミュレーション方法を提供する。
【解決手段】本発明の高速シミュレーション手法は、集積回路の電力供給モジュールの出力ノードを理想電力ノードとして指定し、電力供給モジュールをファンインブロックに指定し、電力ノードに接続された全ブロックをファンアウトブロックに指定する。集積回路のＤＣを初期化し、各時間ステップにて過渡的なシミュレーションを実施する間に、ファンアウトブロックの相互関係を決定し、各ファンアウトブロックのセンシティビティモデルを計算する。電力ノードは理想電力ノードとして指定されるため、各ファンアウトブロックのセンシティビティモデルの結果を電力ノードの総負荷に非同期的に追加できる。総負荷をファンインブロックのために計算された行列にロードし、シミュレーション波形ポイントを出力する。 （もっと読む）

【課題】完全に不定値許容性の非常に高スキャン圧縮なスキャンテストシステム及び技術を提供する。
【解決手段】スキャンテスト及びスキャン圧縮は、コストの低減及び高い出荷品品質を実現するうえで重要である。従来以上に複雑な設計における新しいタイプの故障には、高い圧縮が必要とされる。しかしながら、不定値（Ｘ）の密度が増加し効果的な圧縮を妨げる。スキャン圧縮の方法では、任意の密度の不定値について非常に高い圧縮及び完全な検出率が達成される。記載された技術は、テスト容易化設計（ＤＦＴ）及び自動テストパターン生成（ＡＴＰＧ）のフローに完全に組込むことができる。産業的な設計にこれらの技術を用いた結果、他の方法と比べて一定かつ予測可能な有利な点があることが分かった。 （もっと読む）

【課題】静的タイミング解析技術を用いてロバスト回路を最適化する。
【解決手段】合成、配置及びルーティングの設計フロー全体を通して一貫した方法でロバスト回路の構築につなげるために静的タイミング解析技術が用いられる。例示的な技法は、タイミングモデルを含む設計のためのライブラリデータを受信するステップを含むことができる。このデータの複数の実装を比較することによって、一連の基準（最悪の負のスラック、エンドポイントスラック分布、タイミング制約違反、トータルの負のスラックを含むことができる）に基づいてロバスト回路を定義することができる。この時点で、設計においてロバスト回路を向上させる論理変化を推進するために静的タイミング解析を用いることができる。静的タイミング解析は、静的タイミング解析におけるアークに関連する静的タイミング遅延を平均として、指定の割合の平均を標準偏差として用いることができる。 （もっと読む）