【課題】 超高速性および群遅延特性に優れた超小型の差動遅延線を実現する。
【解決手段】 直列素子としてのインダクタＬｏは一対の差動線路１、３に各々挿入される。交差素子としての交差キャパシタＣｏは、一方の差動線路１にあるインダクタＬｏの入力側と他方の差動線路３にあるインダクタＬｏの出力側間と、一方の差動線路１にあるインダクタＬｏの出力側と他方の差動線路３のインダクタＬｏの入力側間に各々接続される。並列キャパシタＣａは、交差素子としての交差キャパシタＣｏの値よりも小さい値を有し、インダクタＬｏに並列接続される。これらの構成を１区間の対称格子型の差動遅延素子として複数区間縦続接続するとともに、少なくとも１区間以上、梯子型の差動遅延素子を縦続接続させる。 （もっと読む）

【課題】 実装回路パターンに接続するチップ型電子部品において、２０ＧＨｚ〜３０ＧＨｚに達する超高速差動信号を通過させ易くする。
【解決手段】 電子部品本体１は、信号処理する信号処理回路１７を内部に埋設している。信号入力端子３Ａ、３Ｂは、電子部品本体１の外部側面に形成された側面電極３ＡＳ、３ＢＳと、電子部品本体１の下面に形成され側面電極３ＡＳ、３ＢＳに接続された下面電極３ＡＬ、３ＢＬを有する。信号処理回路１７は、本体１内に形成されたビア１９ＡＶ、１９ＢＶを介し、下面電極３ＡＬ、３ＢＬ又は、側面電極３ＡＳ、３ＢＳの途中に接続される。 （もっと読む）