説明

インテル・コーポレーションにより出願された特許

171 - 180 / 1,101


【課題】中継のために余分なオーバーヘッドを発生させることなく、且つ、中継局の送信回路および受信回路を分離するための構成を追加で必要とすることなく、中継局を実現する分散型同時送受信システムを提供する。
【解決手段】第1のタイムフレームにおいて、第2の中継局が当該第2の中継局に対応付けられている1以上の移動局に送信を行っている間、基地局は第1の中継局に送信を行う。第2のタイムフレームにおいて、第1の中継局が当該第1の中継局に対応付けられている1以上の移動局に送信を行っている間、基地局が第2の中継局に送信を行う。 (もっと読む)


本発明はビューイングフラスタムを用いて客体に関する情報を提供するための方法、システム及びコンピュータ読み取り可能な記録媒体に関する。本発明の一態様によれば、ビューイングフラスタムを用いて客体に関する情報を提供するための方法であって、(a)ユーザ端末装置を視点とする少なくとも1つのビューイングフラスタムを特定する段階、及び(b)第1ユーザ端末装置を視点とする第1ビューイングフラスタム及び第2ユーザ端末装置を視点とする第2ビューイングフラスタムが共通して含む客体を参照して前記客体に対する関心度を算出する段階を含む方法が提供される。本発明によれば、ビューイングフラスタムを参照して現実世界に存在する客体に対する関心度を自動で算出し、前記のように算出された客体の関心度に基づいて客体に対する付加情報を差別的に提供できるので、ユーザから多くの関心を受けた客体に対する付加情報を他のユーザに効果的に提供できるようになるという効果を奏する。
(もっと読む)


【課題】グラフィックスアプリケーションにおいて、黙示的に生成されるレンダリングパスを可視化する。
【解決手段】マルチコアプロセッサにおいて、set render targetコマンドによって黙示的に生成されるタスクのIDを受信し、前記黙示的に生成されるタスクに続いて、実際にハードウェアでのワークをもたらすdraw呼出しタスクと関連付けることより、黙示的に生成されたタスク群全体の継続時間を得て、タスク間の依存関係とともに可視化する。 (もっと読む)


【解決手段】 メモリチャネルトレーニングパラメータは、メモリデバイス、プロセッサおよびメモリチャネルの電気特性の関数である。トレーニングステップは、メモリデバイス、マザーボードおよびプロセッサが前回のブート以降変更されていないとBIOSが判断すると、省略することができる。メモリデバイスは、追跡できるようにシリアルナンバーを持っており、大半のマザーボードも、シリアルナンバーを持つ。多くのプロセッサは、BIOSに当該プロセッサを追跡させるためのメカニズムを持っていない。本明細書で説明する方法によると、BIOSは、プライバシー/セキュリティ上の要件を順守しつつ、プロセッサを追跡してスワップを検出することができるようになる。 (もっと読む)


【解決手段】
暗号化方式、ユーザ認証方式、ならびにパスワード保護方式によって保護されるストレージデバイスの管理を行う方法、装置、システムおよびコンピュータプログラム製品、および、仮想化環境および非仮想化環境での監査方式を提供する。 (もっと読む)


【解決手段】シリコンデマルチプレクサーおよび高速Ge光検出器が集積されたシリコンチップとマルチモードファイバー(MMF)との間で光を結合させるべく、集積受光器アーキテクチャを使用してよい。提案するアーキテクチャは、データレートが25Gb/秒以上のパラレル光リンクおよび波長分割多重(WDM)光リンクの両方に使用してよい。 (もっと読む)


【解決手段】いくつかの実施形態では、ハードウェア構成を変更するためのセキュアな許可要求が生成される。セキュアな許可要求は遠隔位置に送信され、許可要求に応答して遠隔位置から送信された許可が受信される。受信された許可に応答してハードウェア構成が変更あれる。その他の実施形態も記載され権利請求される。 (もっと読む)


【解決手段】 一部の実施形態によると、複数のプロセッサコアを含むシステムの動的ハードウェア再構成を実行するために用いられるシステム再構成用のコードおよびデータをキャッシュして、動的ハードウェア再構成の間、直接メモリアクセスまたは間接メモリアクセスを禁止する。複数のプロセッサコアのうち一のプロセッサコアが、キャッシュされたシステム再構成用のコードおよびデータを実行して、ハードウェアを動的に再構成する。他の実施形態も説明および請求している。 (もっと読む)


【課題】パフォーマンスの高いソフトウエアエミュレーション環境を実現する命令セットアーキテクチャを提供する。
【解決手段】直接実行モードおよびエミュレーション実行モードを含む複数のモードで動作する。プロセッサは、ソース命令セットアーキテクチャ(ISA)命令は直接実行モードで直接処理され、エミュレーションエンジンが生成する変換済みコードはエミュレーション実行モードで処理される、という部分的なエミュレーションモデルで動作する。さらに、プロセッサの1以上の格納装置およびシステムの他の何処かに格納可能な情報を利用することで、モード間の効率的な遷移が行われる。 (もっと読む)


【解決手段】 一部の実施形態によると、本発明は、コンピューティングプラットフォーム用の高効率且つリアルタイムのプラットフォーム電力管理アーキテクチャを提供する。集積化された電圧レギュレータを用いて、一部の実施形態によると、直接電力管理インターフェース(DPMI)も利用して、より直接的な電力管理アーキテクチャを提供するとしてよい。集積化された電圧レギュレータ、例えば、シリコン内電圧レギュレータ(ISVR)は、より高速でより高い応答性で電力状態を遷移させるべく利用され得る。 (もっと読む)


171 - 180 / 1,101