【課題】 角速度検出信号の温度ドリフトの影響を除きつつ、温度補償後の角速度検出信号にリップルが発生しないようにして、従来よりも一層精度良く角速度を検出することが可能なジャイロ装置を提供する。
【解決手段】 角速度検出素子の温度を検出する温度センサ６５の検出特性曲線に対する温度勾配を補正する補正係数を記憶するメモリ６６、上記補正係数に基づいて温度センサ６５の検出出力を調整し、これを温度ドリフト補正信号として生成する温度ドリフト補正信号生成回路６４３、および上記温度ドリフト補正信号を角速度検出素子で得られる角速度検出信号に加算する加算回路６４６を備える。 （もっと読む）

【課題】ＰＬＬ回路の開ループテストおよびロックアップタイムを含めた閉ループテストを同一の検査工程で実施できるようにすること。
【解決手段】この発明は、位相比較器１、ループフィルタ２、ＶＣＯ３、およびプリスケーラ４を有するＰＬＬ回路のテスト装置であって、第１スイッチ１１と、第２スイッチ１２とを備えている。第１スイッチ１１は、ＶＣＯ３とプリスケーラ４との間に設け、ＶＣＯ３とプリスケーラ４との接続、またはプリスケーラ４と第２スイッチ１２との接続を、外部からの制御によって選択的に行うようになっている。第２スイッチ１２は、第１スイッチ１１とテスト時に使用される高周波信号発生装置２１との間に設け、高周波信号発生装置２１と第１スイッチ１１との接続、または高周波信号発生装置２１と開放端子との接続を、外部からの制御によって選択的に行うようになっている。 （もっと読む）

【課題】固体撮像素子内において、受光領域から電荷―電圧変換領域へと電荷を転送する際に、電荷の逆流を生じさせること無く、効果的に電荷を転送する。
【解決手段】受光部２３と電荷―電圧変換電荷−電圧変換領域２２の間の領域２７の上部に酸化膜を介して被着形成された電極２６に高レベルの電圧を印加して、領域２３から領域２７へと電荷を引き出した後、電圧Φ３０を高レベルから低レベルへと段階的にゆっくり低下させることにより、領域２７から領域２３への電荷の逆流を生じさせること無く、領域２７の電荷を電荷−電圧変換領域２２へと効果的に転送することができる固体撮像素子。 （もっと読む）

【課題】Ｐチャネルのトレンチゲート型トランジスタにおけるキャリアの移動度を高くし、そのオン抵抗を低減できるようにした半導体装置及びその製造方法を提供する。
【解決手段】Ｐ型基板１にＰチャネル型トレンチゲートＭＯＳを有する半導体装置であって、Ｐ型基板１の主表面に設けられたＰ型ドリフト層２と、Ｐ型ドリフト層２上に設けられたＮ型ボディ領域３と、Ｎ型ボディ領域３に設けられ、少なくとも底面の一部がＰ型ドリフト層２に達するトレンチ６と、トレンチ６の側壁および底面に設けられたゲート絶縁膜７と、ゲート絶縁膜７上に設けられ、トレンチ６を埋め込むポリシリコン８と、トレンチ６に隣接してＮ型ボディ領域３内に設けられたＰ型のソース領域４等を含む。Ｐ型基板１の主表面は（１１１）又は（１１０）であり、トレンチ６の側壁（即ち、チャネル形成面）は｛１１０｝となっている。 （もっと読む）

【課題】入力電圧の比較可能レベルを広げ、かつ比較レベルによる判定時間の変動、入力からみた出力に対する比較精度の変動を抑えられるコンパレータ回路の提供。
【解決手段】第１差動増幅回路１１は、入力電圧Ｖin＋、Ｖin−の差に応じた電流を出力する。ソースフォロワ回路１８は、入力電圧Ｖin＋、Ｖin−を電圧ＳＶ＋、ＳＶ−にレベルシフトする。第２差動増幅回路１２は、その電圧ＳＶ＋、ＳＶ−の差に応じた電流を出力する。受け渡し回路１６は、入力電圧Ｖin＋、Ｖin−の動作コモン電位レベルに応じて第１差動増幅回路１と第２差動増幅回路２の動作を切り替える。電流電圧変換回路１５は、第１差動増幅回路１１の出力電流と第２差動増幅回路１２の出力電流とを加算し、その加算に応じた出力電圧Ｖout を出力する。 （もっと読む）

【課題】高い信号対雑音比と低い電力損失特性を持ち、５０％より大きいデューティサイクルで動作が可能であり、安定動作のためのスロープ補償を必要とすることなしに安定な電力コンバータを提供する。
【解決手段】推定式コンダクタンスモード（ＥＣＭ）制御を使用する電力コンバータは、周期的な電流サンプリングを用い、充電パルス期間を決定するために推定方式を使用する。好ましい実施形態では、５０％以上のデューティサイクルに付随するサブハーモニック発振を、スロープ補償を使用せずに消散させるために、電流サンプルの擾乱に応答してコンバータの動作周波数を変える。低電力損失と共に高い電流監視の信号対雑音比が得られ、５０％より大きいデューティサイクルに対しても一次の出力フィルタ応答を得る。 （もっと読む）

【課題】従来の差動ラッチにおける、高速動作の影響等で入力振幅が小さくなると不安定動作に至る事を解消すること。
【解決手段】差動ラッチ中の縦積みトランジスタ（Ｍ１，Ｍ３）の閾値を複数個用いる事で、縦積トランジスタ群のゲート・ソース間の電圧を正電源VDDに近い段（Ｍ１）ほど小さくし、正電源から遠いトランジスタ（Ｍ３）の動作を線形領域から飽和領域に近づける事で、トランジスタがスイッチング動作できる入力振幅の範囲を低振幅側に拡大し、この問題を消費電流を増やすことなく解決した。 （もっと読む）

【課題】消費電流の増大、および、安定性を損なうことなくスルーレートを向上させること。
【解決手段】Ｍ１７のドレインをＭ５のドレインに接続し、Ｍ１７のドレインとゲートをＭ１８のゲートに接続することで構成したＰ型カレントミラー回路６と、Ｍ２４のドレインとゲートをＭ１８のドレインに接続し、Ｍ２５のドレインを位相補償容量Ｃ１に接続し、Ｍ２６のドレインを位相補償容量Ｃ２に接続したＮ型カレントミラー回路９と、Ｍ１９のドレインをＭ３のドレインに接続し、Ｍ１９のドレインとゲートをＭ２０のゲートに接続することで構成したＮ型ＭＯＳカレントミラー回路７と、Ｍ２１のドレインとゲートをＭ２０のドレインに接続し、トランジスタＭ２２のドレインを位相補償容量Ｃ１に接続し、Ｍ２３のドレインを位相補償容量Ｃ２に接続したＰ型カレントミラー回路８とを具備する。 （もっと読む）

【課題】 ＳＯＩ等の高価な基板を使用することなく、基板ノイズを安価に低減できるようにした半導体装置及びその製造方法を提供する。
【解決手段】 フローティングゾーン法にて作成された５００Ωｃｍ以上の抵抗率を持つ高抵抗シリコン基板１と、高抵抗シリコン基板１上に形成されたシリコンエピタキシャル層４と、シリコンエピタキシャル層４上から高抵抗シリコン基板１の内部にかけて設けられたディープ・トレンチ構造体５０と、を備え、ディープ・トレンチ構造体５０によってアナログ回路部とデジタル回路部とが分離されている。基板表面を伝わるノイズについてはディープ・トレンチ構造体５０により、基板の深い部分を伝わるノイズについては基板そのものの抵抗により、それぞれ抑えることができる。 （もっと読む）

【課題】チャージポンプ回路において、動作開始初期に発生する電荷再分配時の突入電流を的確に軽減すること。
【解決手段】動作開始から予め設定された初期動作の期間には、スイッチＳ２を非導通状態に維持すると同時に、抵抗Ｒ１をスイッチＳ２に並列に接続し、この状態で以下の第１周期の動作と第２周期の動作とを交互に繰り返す。第１周期の動作では、スイッチＳ１およびスイッチＳ４を導通状態にし、それと同時にスイッチＳ３を非導通状態にし、キャパシタＣ２を充電する。第２周期の動作では、スイッチＳ１およびスイッチＳ４を非導通状態にし、それと同時にスイッチＳ３を導通状態にし、キャパシタＣ１とキャパシタＣ２との間で電荷の分配を行う。 （もっと読む）