説明

サムソン エレクトロ−メカニックス カンパニーリミテッド.により出願された特許

1,081 - 1,090 / 1,585


【課題】薄膜素子の製造方法に関する。
【解決手段】本発明は、第1基板上に犠牲層を形成する段階と、上記犠牲層上に薄膜積層体を形成する段階と、上記犠牲層を露出させる分離溝を形成し、上記薄膜積層体を少なくともひとつの薄膜素子に分割する段階と、ドライエッチング工程を利用して上記犠牲層を部分的に除去する段階−ここで、残留した犠牲層領域は上記少なくともひとつの薄膜素子を上記第1基板上に維持させる−と、上記少なくともひとつの薄膜素子上に支持構造物を臨時接合させる段階と、上記支持構造物に接合された少なくともひとつの薄膜素子を上記第1基板から分離させる段階−ここで、上記残留した犠牲層領域は除去される−と、上記支持構造物に接合された少なくともひとつの薄膜素子を第2基板上に接合させる段階と、上記少なくともひとつの薄膜素子から上記支持構造物を分離する段階と、を含む薄膜素子の製造方法を提供する。 (もっと読む)


【課題】本発明は窒化物半導体素子に関する。
【解決手段】本発明の一実施形態は、n型窒化物半導体層と、p型窒化物半導体層と、上記n型及びp型窒化物半導体層の間に形成され、量子井戸層及び量子障壁層が交互に積層されて成る活性層と、上記活性層及び上記p型窒化物半導体層の間に形成され、上記量子障壁層よりバンドギャップエネルギーが高い物質から成る複数の第1窒化物層と上記第1窒化物層よりバンドギャップエネルギーが低い物質から成る複数の第2窒化物層が交互に積層された構造を備える電子遮断層とを含み、上記複数の第1窒化物層は所定の勾配を有して傾いたエネルギー準位を備えるが、上記p型窒化物半導体層に隣接したものであるほどエネルギー準位の勾配が小さくなることを特徴とする窒化物半導体素子を提供する。 (もっと読む)


【課題】多層セラミック基板の製造方法が開示される。
【解決手段】本多層セラミック基板の製造方法は、結晶化ガラス成分を含有する複数のセラミックグリーンシートが積層されて成り第1及び第2面を有するセラミック積層体と、セラミック積層体の第1及び第2面のうち他のセラミック積層体と接する面として提供される面に形成され、非結晶化ガラス成分を含有する第1接合用セラミックグリーンシートを含む複数のセラミックブロックを備える段階、複数のセラミックブロックを焼成する段階、隣接した複数のセラミックブロックの第1接合用セラミックグリーンシート同士が向い合うよう複数のセラミックブロックを積層する段階、及び第1接合用セラミックグリーンシートの非結晶化ガラス成分を利用して複数のセラミックブロックを接合させる段階を含む。 (もっと読む)


【課題】インクジェットヘッドの駆動部間に残存する圧電体を除去してクロストークを低減させることができ、薄型化された駆動部を有するインクジェットヘッドが製造できるインクジェットヘッドの製造方法を提供する。
【解決手段】本発明に係るインクジェットヘッドの製造方法は、インクが収容される複数のチャンバ、チャンバに圧力を提供する駆動部を含むインクジェットヘッドの製造方法であって、チャンバに隣接するインクジェットヘッドの一面に圧電体を形成する工程と、チャンバの位置に対応して圧電体が残存するように、圧電体をダイシングして駆動部を形成する工程と、隣り合う駆動部間に残存する圧電体が除去されるように、インクジェットヘッドの一面をエッチングする工程と、を含むことを特徴とする。 (もっと読む)


【課題】本発明は、無収縮多層セラミック基板の製造方法に関する。
【解決手段】複数のセラミックグリーンシートのうち一部セラミックグリーンシートに少なくともひとつ以上の導電性ビア及び電極パターンを形成する段階と、上記セラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体の一面または両面のうち上記導電性ビア及び上記導電性ビア周辺を含む領域にエアロゾル蒸着法を利用して難焼結性粉末から成る収縮抑制用薄膜を選択的に形成する段階と、上記収縮抑制用薄膜が形成されたセラミック積層体の上面及び下面のうち少なくとも一面に、上記セラミック積層体の収縮を抑制するための収縮抑制用グリーンシートを配置させ未焼結多層セラミック基板を形成する段階と、上記未焼結多層セラミック基板を焼成する段階と、を含む。 (もっと読む)


【課題】コア部材内に電子素子を内蔵した印刷回路基板において、コア部材の剛性及び熱放出性が向上され、コア部材と絶縁層間の結合力が優れて、安定的に電子素子を内蔵することができる電子素子を内蔵した印刷回路基板及びその製造方法を提供する。
【解決手段】コア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、代表的には、(a)メタル基板の表面をアノダイジングして絶縁層を形成する段階と、(b)絶縁層に内層回路を積層して形成する段階と、(c)電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティを形成する段階と、(d)キャビティにチップボンドなどを介在して電子素子を内蔵する段階と、及び(e)内層回路が形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む。 (もっと読む)


【課題】小型化が可能な半導体マルチチップパッケージを提供する。
【解決手段】半導体マルチチップパッケージ100はボンディングパッド116a,116bが形成された上面と、上記上面に対向してボンディングパッド116a,116bと電気的に連結された外部接続端子115が形成された下面を有する基板110と、基板110の上面のうちボンディングパッド116a,116bを除いた領域上に搭載された第1半導体チップ130と、第1半導体チップ130の上面に配置され、受動素子が内装されたセラミックスペーサ170と、セラミックスペーサ170の上面に配置された少なくとも1つ以上の第2半導体チップ150を含み、セラミックスペーサ170は第1及び第2半導体チップ130,150が電気的に連結されるように層間回路が備えられ、上記受動素子は上記第1または第2半導体チップ130,150のうち少なくとも1つと電気的に連結される。 (もっと読む)


【課題】半導体基板の両面を電気的に接続させるためのビアを別途に形成する必要がなくて工程が単純化され、製造コストを節減でき、接続信頼性を向上させることができる半導体パッケージ及びその製造方法を提供する。
【解決手段】本発明に係る半導体パッケージは、一面に導電性パッドが形成された半導体基板と、半導体基板の一面に形成された絶縁層と、導電性パッド、半導体基板、及び絶縁層を貫通するメタルポストと、メタルポストと電気的に接続される外層回路と、を含むことを特徴とする。 (もっと読む)


【課題】本発明は、セラミック積層体及びセラミック焼結体の製造方法に関する。
【解決手段】本発明の一側面は、第1セラミック粒子とガラス粒子を具備する一つ以上のセラミックシート及び前記セラミックシートと接触した状態で交互に積層され、前記セラミックシートの焼結温度より高い温度で焼結される特性を有する第2セラミック粒子を具備する一つ以上の拘束用シートを含み、前記ガラス粒子の粒径及び前記第1セラミック粒子の粒径は前記第2セラミック粒子の粒径より大きいことを特徴とするセラミック積層体を提供する。本発明によると、焼成時セラミック積層体に拘束力を均一に与えることができる拘束用シートを具備するセラミック積層体を得ることができる。 (もっと読む)


【課題】本発明は無収縮セラミック基板及びその無収縮セラミック基板の製造方法に関する。
【解決手段】本発明による無収縮セラミック基板は、複数のグリーンシートを積層して形成されたセラミック積層体と、上記セラミック積層体に貫通形成されるビア電極及び、上記セラミック積層体の表面に形成され上記ビア電極と電気的に連結される外部電極を含む電極部と、及び上記セラミック積層体及び上記電極部の間に形成され上記電極同士に電気的な連結が弱くなることを防ぐための界面部と、を含む。 (もっと読む)


1,081 - 1,090 / 1,585