【課題】発信元デバイスによって受信デバイスへ発行されるトランザクション要求のための動的リソース割り当てを実現する。
【解決手段】受信デバイスは、トランザクション要求のために利用可能なバッファ記憶がある場合にトランザクション要求を受諾する。利用可能な記憶空間がない場合、確認応答信号生成器が、要求が受信デバイスによって受信されたが受諾されていないことを示す拒絶確認応答信号を生成し、出力する。クレジット生成器は、バッファ内に少なくとも１つの利用可能な記憶位置を予約することができ、受信デバイスによって受諾されなかったトランザクション要求のうちの１つを送信した発信元デバイスに対してクレジット許諾を生成することができる。クレジット許諾は、発信元デバイスからのその後のトランザクション要求が受信デバイスによって受諾されるように、発信元デバイスに、少なくとも１つの予約済み記憶位置があることを示す。 （もっと読む）

【課題】有限な帯域幅、トレース要素がバッファされる全てのトレース・バッファの有限サイズの更に効率的な使用を可能とするデータ処理装置の特定ロジックの活動を示すトレース要素を含むデータ処理装置用トレース・ストリーム生成技術を提供する。
【解決手段】データ要素を産出するロジックと、少なくともいくつかのデータ要素を表すトレース要素のストリームを産出するためのトレース・ロジックとを含み、トレース・ロジックはトレース・タイミング標識をストリーム内に含めるように構成されていて、各々のトレース・タイミング標識が予め定められた複数のクロック・サイクルである１つまたは複数の処理タイミング間隔を表示することで、単一サイクル精度レベルの分析をより少ない数のトレース要素で実現する。 （もっと読む）

【課題】イニシエータデバイスではなく、コヒーレンシコントローラでデータハザードを管理する、データ処理システムを提供する。
【解決手段】２つの部分形式で書き込みリクエストを処理する。同じアドレスに対し同時保留の読み出しおよび書き込みが存在する時、書き込みの第１の部分に応答しないことでコヒーレンシコントローラにより延期され、イニシエータデバイス１０は、書き込みが保留中に関係なく、書き込みのアドレスに受信されたいずれのスヌープリクエストも処理するように進行する。保留中の読み出しが完了すると、コヒーレンシコントローラは、書き込みの第１の部分に応答し、イニシエータデバイスは、データおよびスヌープ後のデータの状態のインジケータを送信することによって、書き込みを完了する。コヒーレンシコントローラは、必要に応じてメモリを更新するためにこの情報を使用して潜在的なデータハザードも回避することができる。 （もっと読む）

【課題】大規模な分散システムの同期化を可能とする。
【解決手段】データ処理システムであって、トランザクション要求を生成する複数のトランザクション要求生成装置、トランザクション要求を受信する受信装置を含む複数の装置、同期化装置、上記装置を相互接続する少なくとも１つの相互接続装置とを有する。同期化装置は、トランザクション装置の１つによって生成されたシステム同期化要求の受信に応答して、トランザクション要求の少なくとも一部の進捗を判定するために複数の同期化要求を生成し、この複数の同期化要求をマルチキャストするため、データ処理システムの装置の少なくとも１部に同期化要求を出力するマルチキャスト回路と、複数の同期化要求に対する応答を収集し、全ての応答が受信されたという判定に応答して、システム同期化要求の１つに対する応答を出力するする収集回路を含む。 （もっと読む）

【課題】 本発明は、データ処理動作を行うよう構成されたデータ処理回路を備えたデータ処理装置を提供する。
【解決手段】 複数の状態保持回路がデータ処理回路の一部を形成し、これらの回路は、低電力モードに入ったデータ処理回路のそれぞれのノードにてそれぞれの状態値を保持するよう構成される。１以上のスキャンパスは、状態値がそれぞれのノードにスキャンインまたはアウトされてもよいよう、複数の状態保持回路を直列に接続する。複数のパリティ情報生成要素はスキャンパスに結合され、状態保持回路によってそれらそれぞれのノードにて保持されたそれぞれの状態値を示すパリティ情報を生成するよう構成される。複数のパリティ情報生成要素は、それぞれの状態値の一つが変化した場合にパリティパスの出力にて生成された出力パリティ値を反転するよう、１以上のパリティパスを提供し、状態保持回路によって保持された状態値の保全性の外部指示を提供するよう配置される。 （もっと読む）

【課題】複数の非同期の処理デバイスのうちの１つによって処理されるタスクをスケジューリングするための方法を、非同期のデバイスとタスクスケジューラとを備えるデータ処理装置と共に提供する。
【解決手段】非同期の処理デバイスは、ローカルストレージおよび複数の非同期の処理デバイスのうちの少なくともいくつかによってアクセス可能なメモリに記憶されるデータを処理する。本方法は、非同期の処理デバイスによって処理される複数の非依存タスクのそれぞれについて、非依存タスクの処理の前に実行することが必要な一貫性動作を判定するステップと、非依存タスクのうちの１つについて一貫性動作を実行し、完了時に、処理のために処理デバイスへタスクを発行するステップと、一貫性動作の完了時に、非同期の処理デバイスがさらなるタスクを処理できるように、さらなる非依存タスクについての一貫性動作を実行するステップとを備える。 （もっと読む）

【課題】機密データをセキュアに記憶するためのデータ記憶回路、およびデータを処理および記憶するためのデータ処理装置、ならびに方法を開示する。
【解決手段】データ記憶回路は、データを記憶するための複数のデータ記憶場所を備える、データ記憶と、データ記憶にアクセスするための要求を受信するための入力と、データ記憶内の物理データ記憶場所へのアクセス要求に指定されたアーキテクチャデータ記憶場所をマッピングするためのリネーミング回路と、データ記憶内へのデータの記憶に先立って、データを暗号化するための暗号化回路であって、その中にデータが記憶される物理データ記憶場所に応じて、暗号化キーを生成するように構成される、暗号化回路と、データ記憶から読み取られたデータを復号するための復号回路であって、そこからデータが読み取られる物理データ記憶場所に応じて、復号キーを生成するように構成される、復号回路と、を備える。 （もっと読む）

【課題】シングルイベントアップセットへの増加した耐性のある記憶回路が、回路の動作方法と共に提供される。
【解決手段】記憶回路は、第１記憶機能を実行する少なくとも１の動作モードのある第１記憶ブロックと、前記第１記憶機能と異なる第２記憶機能を実行する少なくとも１の動作モードのある第２記憶ブロックとを有する。構成回路は、第２記憶機能が未使用である所定の動作モードに応答し、第１記憶ブロックと並列動作するよう第２記憶ブロックを構成する。記憶ブロックの１つが有用でない機能を実行している場合、２つの記憶ブロックを並列に配列し、有用な記憶機能をなおも実行している記憶ブロックの大きさを増加させ、シングルイベントアップセットへの耐性を増加させる。この手法は、最小面積および電力消費オーバーヘッドのある、多くの逐次セル設計で使用可能な小型記憶回路を提供する。 （もっと読む）

【課題】乱数を発生させるための特に単純かつ効率的な小領域装置を提供する。
【解決手段】乱数を発生させるための装置および方法を提供し、該装置は、少なくとも１つの発生器回路を有し、各発生器回路は、第１の動作モードおよび第２の動作モードを提供するように構成され、第１の動作モードにおいて、各発生器回路は発振器として動作し、第２の動作モードでは、各発生器回路は状態保持要素として動作する。次いで、制御信号発生器は、各発生器回路に入力するための制御信号を発生させる。各発生器回路は、第１の動作モードにおいて動作するように設定レベルの入力制御信号に応答し、第２の動作モードにおいて動作するように解除レベルの入力制御信号に応答する。入力制御信号が設定レベルから解除レベルに遷移する際に、各発生器回路は、状態保持要素内で発振器の電流値を取得し、乱数の少なくとも一部を形成するようにその電流値を出力するように構成される。 （もっと読む）

【課題】結果Ｒを得るためにオペランドＡ、Ｂに加算演算を実行する装置および方法を提供する。
【解決手段】オペランドＡおよびオペランドＢに異符号加算を実行することにより生成される出力において存在するであろう先行ゼロの個数の予測に基づいて、シフト表示を生成する予測回路を備える。結果前正規化回路は、仮数部を加算する前に、オペランドＡ、Ｂの両方の仮数部にシフト演算を実行する。これは、オペランドＡ、Ｂに対する修正された仮数部を生成するために、シフト表示の決定に応じて、両方のオペランドの仮数部のいくつかの最上位ビットを廃棄するように作用する。オペランド解析回路は、オペランドＡ、Ｂの指数を参照して、先行ビット相殺状態の存在を検出し、加算回路は、先行ビット相殺状態が存在する場合において、結果Ｒの仮数部を生成するために、オペランドＡ、Ｂに対する修正された仮数部を加算する。 （もっと読む）