【課題】 残留物除去時に別途の設備、追加処理が不要で、配線のパターン形状も良好に維持でき、工程時間も短縮できる半導体素子の配線形成方法を提供すること。
【解決手段】 絶縁層２１上に形成された障壁層２２、アルミニウム又はアルミニウム合金層２３および反射防止膜２４をパターニングし、さらにクリーニングした後、クリーニング時に発生した残留物２５ａをフッ素を含有するガスと酸素とが混合されたプラズマを用いて除去する。 （もっと読む）

【課題】 表面段差の軽減、容量増大を図り、漏洩電流も少なく、かつ精度の向上、工程の簡素化を図れる半導体素子のキャパシタ製造方法を提供すること。
【解決手段】 基板２０１上に第１、第２絶縁膜２０３，２０４を形成し、コンタクト領域の第２絶縁膜２０４を除去し、全面に第３絶縁膜２０５を形成し、キャパシタ領域の第３絶縁膜２０５を除去し、露出した第２絶縁膜２０４をマスクとして第１絶縁膜２０３にコンタクトホール２０６を形成し、全内壁および第３絶縁膜２０５の表面に導電層２０７を形成し、さらに平坦化層２１２を形成し、平坦化層２１２を第３絶縁膜２０５の表面まで削り出し、同時に導電層２０７を第３絶縁膜２０５の表面から除去して、第３絶縁膜２０５の除去部内壁およびコンタクトホーツ２０６に段付き２重シリンダ形状に貯蔵電極２０８を形成する。その後、残存平坦化層２１２と残存第３絶縁膜２０５を湿式食刻で除去する。 （もっと読む）