説明

シノプシス, インコーポレイテッドにより出願された特許

1 - 10 / 33


【課題】少なくとも1つがマスタ処理装置である複数の相互接続されたプロセッサ要素を有するマルチコアプロセッサにおいて、実行可能トランザクションを処理するためのリソース管理/タスク割り振りコントローラを提供する。
【解決手段】リソース管理/タスク割り振りコントローラは、マスタ処理装置を含むプロセッサ要素のそれぞれと通信するように適合されており、事前定義された割り振りパラメータに従って個々のプロセッサ要素にマルチコアプロセッサ内の実行可能トランザクションを割り振る制御論理を備える。 (もっと読む)


概略を述べると、アンテナダイオードが、少なくとも一部がTSVの周囲の排他的区域内に形成され、金属1層の導電体を介してTSV(シリコン貫通ビア)に接続されている。それと同時に、TSVは、排他的区域の外側に位置する1又は複数のトランジスタのゲートポリ又は拡散領域に接続している。 (もっと読む)


ロジックデータを擬似同期的に多重化する方法及び装置を説明する。データ項目を設計クロックに対して非同期的に送信するマルチプレクサロジックの表現が生成される。データ項目は、第1の集積回路から第2の集積回路に送信クロックの制御下で送信することができる。データを非同期的に送信するためにマルチプレクサロジックに結合したカウンタロジックの表現を生成することができる。更に、カウンタロジックを繰返しリセットする構成に向けてリセットロジックの表現を生成することができる。データ項目を駆動する設計クロックの設計クロックサイクルに対して同期化信号を生成することができる。同期化信号は、設計クロックとは非同期の送信クロックによって送信することができる。データ項目は、送信クロックのクロックサイクルと設計クロックのクロックサイクルとに基づいて判断される複数の送信スロットを通じて送信することができる。ロジックデータを送信するための送信スロットにおける合計時間は、設計クロックのクロックサイクルよりも短いとすることができる。設計クロックのクロックサイクル内の1つ又はそれよりも多くの送信スロットは、設計クロックに従ってデータ項目を送信する新しいサイクルを示す同期化データを送信するのに使用することができる。 (もっと読む)


本発明の技術は、回路面積を減少した除算回路である。一実施形態は、被除数入力及び除数入力の乗算型除算を実施する集積回路を含む。この集積回路は、ルックアップテーブル回路及び乗算回路を含む。ルックアップテーブル回路は、除数入力の逆数の近似を与える。乗算回路は、その近似を受け取り、被除数入力及び除数入力の商出力を洗練化する。乗算回路の少なくとも1つは、減少された数の中間部分積での乗算を実施する平方回路である。減少された数の中間部分積は、平方回路が2つの異なる数の乗算を行うのを防止し、平方回路を、同じ数による同じ数の乗算に制限する。 (もっと読む)


本発明の一つの実施形態は、3次元集積回路(3D IC)に対するフロアプランニングを容易にするシステムを提供する。動作中に、上記されたシステムは、複数の回路ブロックを受容する。上記のシステムは、マルチレイヤダイ構造の少なくとも1つのレイヤにおいてブロックを配置し、時間変動するパラメータの初期値を設定する。次いで、上記システムは、時間変動するパラメータが所定の値に達するまで、ブロック配列を反復して摂動する。
(もっと読む)


【課題】集積回路ネットリストの順序セルの接近配置に関連した方法及び装置を提供する。
【解決手段】予備配置が受け取られ、その予備配置に基づいて、その後の配置の際に、改善された電力及び/又はタイミングを受ける順序セルのグループが識別される。別の例では、その後の配置の際に、改善された電力及び/又はタイミングを受ける順序セルのグループの識別が受け取られ、そしてその識別されたグループの順序セルの接近配置が行われる。更に別の例では、順序セルのグループの接近構成が受け取られ、接近配置が失敗した場合に、順序セルのグループが解散され、その解散されたグループの順序セルの配置が行われる。 (もっと読む)


インターフェース回路の実施形態が記載される。このインターフェース回路は、入力パッド、制御ノードおよびトランジスタを含み、これは、3つの端子を有する。第1の端子は、入力パッドに電気的に結合されており、第2の端子は、制御ノードに電気的に結合される。さらに、インターフェース回路は、マイクロ電気機械システム(MEMS)スイッチを含み、これは、入力パッドおよび制御ノードに電気的に結合されており、MEMSスイッチは、トランジスタと並列である。MEMSスイッチの制御端子に適用される電圧が不在の場合、MEMSスイッチは閉じられ、その結果、入力パッドおよび制御ノードを電気的に結合する。さらに、電圧がMEMSスイッチの制御端子に適用された場合に、MEMSスイッチは開かれ、その結果、入力パッドおよび制御ノードの電気的結合を切断する。
(もっと読む)


本発明の実施形態は、プロセス変動の影響を決定するためのシステムおよび技術を提供する。操作の間、該システムは、パターンの複数のインスタンスを含むレイアウトを受信することができる。次に、該システムは、異なる露光および焦点条件でフォトリソグラフィプロセスをモデル化する、異なるフォトリソグラフィプロセスモデルを使用して、パターンのインスタンスを修正することができる。次に、修正されたレイアウトをウエハ上に印刷することができる。次いで、該システムは、ウエハ上で電気試験を実施することができるか、またはウエハ上の特徴の限界寸法を測定することができる。次いで、試験データまたは測定データを使用して、収率損失または露光焦点マトリクスを生成することができる。
(もっと読む)


【課題】ラインエンド収縮を低減するのに好適なシステムおよび方法を提供すること。
【解決手段】本発明の1つの実施形態は、集積回路製造のための光学リソグラフィプロセスの間のラインエンド収縮を低減するシステムおよび方法を提供する。本システムは、集積回路の仕様を受取ることによって動作し、仕様は、ゲートを含むトランジスタを定義する。次に、本システムは、仕様内のゲートを識別し、ゲートは、光学リソグラフィイプロセスの間のラインエンド収縮を引き起こし易いエンドキャップを含む。続いて、本システムは、ゲートを形成するために使用される移相器を拡張し、その結果、移相器は、エンドキャップの少なくとも1部分を定義し、それによって、光学効果が原因となるエンドキャップのラインエンド収縮を低減する。 (もっと読む)


本発明の一実施形態は、回路レイアウトに関連する一群の局所ルーティング領域にわたるルーティング可能性推定を計算する、システムを提供する。本システムは、まず、ルートオーバーフローに関連する、第1の局所ルーティング領域を選択し、それぞれの局所ルーティング領域は、回路レイアウトの領域内のルーティング層に対するいくつかのルーティングオーバーフローの推定に関連付けられる。さらに、それぞれのルーティング層は、好ましい方向変数Dに関連付けられる。次に、システムは、第1の局所ルーティング領域のオーバーフロールーティング層から、方向dにおけるk以上のルートのオーバーフローを処理する能力を有する、第2の局所ルーティング領域に、方向dにおけるオーバーフロー値kを転送する。最後に、システムは、グローバルオーバーフローコストおよび隣接するオーバーフローコストの関数として、グローバルルーティング可能性推定を計算する。
(もっと読む)


1 - 10 / 33