【課題】ＭＴＣＭＯＳ回路を用いた半導体デバイス回路において、アクセススピードを損なわず、スタンバイ電流が少なく、スタンバイ状態からの復帰が早い半導体デバイス回路を提供する。
【解決手段】第１のＰＭＯＳＦＥＴと第１のＮＭＯＳＦＥＴとを含む機能回路を備えた半導体デバイス回路において、アクティブモード時に第１のＰＭＯＳＦＥＴを電源電圧源に接続し、スタンバイモード時に電源電圧源に接続しないように制御する第２のＰＭＯＳＦＥＴと、アクティブモード時に第１のＮＭＯＳＦＥＴを接地側電圧源に接続し、スタンバイモード時に接地側電圧源に接続しないように制御する第２のＮＭＯＳＦＥＴと、電源電圧源に接続されかつ第１のＰＭＯＳＦＥＴに並列に接続されその出力信号を保持する第３のＰＭＯＳＦＥＴと、接地側電圧源に接続されかつ第１のＮＭＯＳＦＥＴに並列に接続されその出力信号を保持する第３のＮＭＯＳＦＥＴとを備えた。 （もっと読む）

【課題】浮遊ゲート構造を有する不揮発性メモリおよびその製造プロセスを提供する。
【解決手段】不揮発性メモリは、基板と、基板に設けられ、その上に突き出た分離構造と、基板上に突き出た分離構造の側壁上にある導電性スペーサーとしての浮遊ゲートと、各浮遊ゲートと基板の間のトンネル層とを含む。また、不揮発性メモリの製造プロセスは、基板上に突き出た分離構造が基板に形成され、トンネル層が基板上に形成され、その後、浮遊ゲートが基板上に突き出た第１分離構造の側壁上に導電性スペーサーとして形成されることを含む。 （もっと読む）

ＮＡＮＤフラッシュメモリデバイスのためのプログラミングのためのセルフブースト方法において、プログラミングディスターブを生じる禁止セルストリングのチャネル内の過剰な電子を排除する。この排除は、チャネルをブーストする前に禁止セルストリングへ接続されるワードラインへ負電圧を印加することによって有効化され、これにより、高いプログラミングディスターブ耐性がもたらされる。また、プログラミング動作を達成するロウデコーダ回路、及びプログラミング方法を基礎とするファイル管理の効率を向上させるためのファイルシステムアーキテクチャについても記述している。
（もっと読む）

【課題】接地電位におけるオフセット電圧やノイズの影響を軽減できる昇圧回路の制御回路を提供する。
【解決手段】基準電圧を発生する基準電圧生成回路１０と、チャージポンプ１２の出力電圧に対応する電圧を基準電圧と比較し一致したとき、その出力電圧が所定の昇圧電圧に昇圧したことを検出しその動作を停止させるオペアンプ１１とを備える。基準電圧生成回路１０は基準電圧に対応する基準電流を発生し、基準電流を流す第１のトランジスタ回路と、基準電流に対応しかつ実質的に同一の対応電流を流す第２のトランジスタ回路とを備えてなるカレントミラー回路を備え、出力電圧の端子は第１の抵抗、接続点及び第２のトランジスタ回路を介して接地されて、第２のトランジスタに対応電流を流し、オペアンプ１１は接続点の検出電圧を基準電圧と比較し一致したときチャージポンプ１２の出力電圧が昇圧電圧に昇圧したことを検出しその動作を停止させる。 （もっと読む）

【課題】チップサイズの増分を抑えて、隣接するグローバルビット線ＧＢＬ間容量による誤読み出しを防止する。
【解決手段】ビット線を選択する両端の選択ゲートトランジスタの間に直列に接続されてなる各メモリセルトランジスタにしきい値を設定することによりデータを記録する不揮発性のメモリセルアレイと、上記メモリセルトランジスタからビット線並びに、複数のビット線に共通に接続されたグローバルビット線を介してデータの読み出しを制御する制御回路１１とを備えた不揮発性半導体記憶装置において、上記グローバルビット線の途中の位置において、グローバルビット線と所定の電源線とを接続する接地トランジスタ２３を備え、上記制御回路１１は、データの読み出しを行うグローバルビット線に隣接する、データの読み出しを行わないグローバルビット線に接続された上記接地トランジスタ２３をオンする。 （もっと読む）

【課題】ＦＧ−ＦＧカップリングが発生しても誤読み出しを防止することができる。
【解決手段】各メモリセルに複数の異なるしきい値を設定することにより少なくともＬＳＢ及びＭＳＢの２ビットを記録する不揮発性のメモリセルアレイと、上記メモリセルアレイからのデータの読み出しを制御する制御回路とを備えた不揮発性半導体記憶装置において、第１のワード線に接続されたメモリセルからデータを読み出すときに、上記第１のワード線の次に隣接する第２のワード線に接続されたメモリセルにＭＳＢが書き込まれているか否かを判断し、ＭＳＢが書き込まれているときに、上記第１のワード線に接続されたメモリセルからデータを読み出すビット線のプリチャージ電圧を、隣接する２つのワード線に接続されたメモリセルの各ゲート間カップリングによるしきい値上昇電圧分を相殺する所定の電圧だけ低下させる。 （もっと読む）

【課題】ＧＩＤＬによる誤書き込みを防止することができる不揮発性半導体記憶装置とその書き込み方法を提供する。
【解決手段】ビット線を選択する両端の選択トランジスタＱｓ１，Ｑｓ２の間に直列に接続されてなる各メモリセルトランジスタに複数の異なるしきい値を設定することにより多値を記録する不揮発性のメモリセルアレイ１０と、上記メモリセルアレイ１０からのデータの書き込みを制御する制御回路１１とを備えた不揮発性半導体記憶装置において、制御回路１１は、両端の選択トランジスタＱｓ１，Ｑｓ２からそれぞれ隣接する少なくとも複数の第１のメモリセルトランジスタＱ０，Ｑ１，Ｑ３２，Ｑ３３に対して二値を記録する一方、上記第１のメモリセルトランジスタ以外の複数の第２のトランジスタＱ２〜Ｑ３１に対して三値以上の多値を記録するように制御する。 （もっと読む）

【課題】ページバッファの回路規模を大幅に減少させる。
【解決手段】不揮発性のメモリセルアレイに接続され、所定のページ単位でのデータのメモリセルアレイへの書き込み及び読み出し時にデータを一時的に格納するページバッファ１４において、複数本のビット線に対して、１個のビット線セレクタ１４ｓ、２個のラッチＬ１，Ｌ２を含むページバッファユニット回路１４ｕ、並びにラッチＬ３を含む少なくとも１個のラッチ回路１４ｖ−１を設ける。ビット線セレクタ１４ｓは１本のビット線を選択してページバッファユニット回路１４ｕに接続し、ラッチＬ１は選択されたビット線のメモリセルから読み出したデータを一時的に格納してラッチＬ２又はＬ３を介して出力し、プログラムデータをラッチＬ２又はＬ３を介して入力して一時的に格納した後、選択されたビット線のメモリセルに出力してプログラムする。 （もっと読む）

【課題】ベリファイ処理の回数を低減し、プログラムに必要な時間を短縮する。
【解決手段】複数の状態に対応する互いに異なる複数のしきい値電圧を各メモリセルに設定することにより多値の状態を記録する不揮発性のメモリセルアレイへの書き込みを制御する不揮発性半導体記憶装置において、所定のプログラム開始電圧からプログラム電圧を所定の増分電圧だけ順次増加させながらベリファイして上記メモリセルをプログラムするときに、前に行ったプログラムにおけるベリファイ処理がパスしたときのプログラムパルス数に基づいて、上記プログラム開始電圧を決定して設定しプログラムする。 （もっと読む）

【課題】不揮発性半導体記憶装置のフェイルビット数計数方法において、データパターンが変わってもフェイルビット数を正確に計数することができる不揮発性半導体記憶装置及びそのフェイルビット数計数方法を提供する。
【解決手段】複数のメモリセルからなる不揮発性のメモリセルアレイ１０と、複数のセグメントからなるデータをメモリセルアレイに対して書き込み及びメモリセルアレイ１０から読み出しを制御し、書き込み又は読み出し時に発生するフェイルビット数を計数する制御回路１１とを備えた不揮発性半導体記憶装置において、制御回路１１は、データのデータパターンに応じてフェイルビット数を計数するための所定のデータ長中の各領域を、データの対応するセグメント毎に設定するようにスイッチ４１〜９４，…により切り替えフェイルビット数を計数する。 （もっと読む）