説明

エルジー フィリップス エルシーディー カンパニー リミテッドにより出願された特許

21 - 30 / 279


【課題】表面エネルギーを容易に変更できることから、所望の表面特性を有するモールドの製造方法を提供する。
【解決手段】モールドの製造方法は、第1パターン23が形成されたマスター基板21と透明なモールド基板27との間に光重合可能な樹脂層25を形成するステップと、前記樹脂層25を前記透明なモールド基板27を介して紫外線光に露出させて硬化するステップと、前記マスター基板21から前記硬化された樹脂層25を前記モールド基板27と結合された状態で分離することにより、前記第1パターン23が転写された溝状の第2パターン31を有するモールド29を形成するステップとを含む。 (もっと読む)


【課題】現在のフレームの映像の明るさに応じてガンマ基準電圧を段階的に可変させることのできる有機発光ダイオード表示素子及びその駆動方法を得る。
【解決手段】入力された現在のフレームの映像データを用いて各ピクセルの最大輝度値を算出するための輝度検出部121;輝度検出部121によって検出された各ピクセルの最大輝度値を全部加算するための加算部122;加算部122によって加算された最大輝度値の加算値を用いて現在のフレームの平均輝度値を算出するための平均値算出部123;所定のガンマ基準電圧加重値の中から、算出された平均輝度値に対応して設定されたガンマ基準電圧加重値を算出するためのガンマ加重値算出部124;及びガンマ加重値算出部124によって算出されたガンマ基準電圧加重値に応じてガンマ基準電圧を段階的に可変させるためのガンマ基準電圧発生部を含む。 (もっと読む)


【課題】マスク数を減少させて製造工程を単純化して生産効率を向上させた液晶表示装置の製造方法と液晶表示装置を提供する。
【解決手段】画素部TFT領域が定義された絶縁基板を準備し、基板上に画素部TFT領域を覆う活性層を形成し、活性層上に画素部ゲート電極を形成し、画素部ゲート電極両側の活性層に画素部ソース領域及び画素部ドレイン領域を形成し、画素部ドレイン領域を有する基板上に画素部ソース領域と画素部ドレイン領域を露出するそれぞれ第1及び第2コンタクトホールを含む保護膜を形成し、保護膜上に透明導電膜及び金属膜を順次形成し、金属膜及び透明導電膜を選択的にエッチングして第1コンタクトホールを覆って順次積層された画素部ソース電極パターン/画素部ソース電極、及び第2コンタクトホールを覆って順次積層された画素部ドレイン電極パターン/画素部ドレイン電極を形成する。 (もっと読む)


【課題】波状ノイズが発生せず高画質を実現する液晶表示装置用アレイ基板を得る。
【解決手段】基板の上部に相互に交差して形成され画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線間の絶縁膜と、前記ゲート配線から延長されたゲート電極と、前記絶縁膜の上部のアクティブ層と、前記アクティブ層の両一端に別々に隣接して第1物質で構成されるオーミックコンタクト層と、前記オーミックコンタクト層の上部に、前記第1物質と相異なる第2物質で構成されるバッファ層と、前記バッファ層の一方いずれかと接触するソース電極と、前記バッファ層の他方他のいずれかと接触するドレイン電極とを有する前記画素領域のトランジスタを含み、前記アクティブ層は、前記ゲート電極の上部でアイランド状に形成されて、前記ゲート電極の周辺によって定義される境界部内に形成される。 (もっと読む)


【課題】クラック及び破損を防止した駆動回路及び液晶モジュールを提供する。
【解決手段】駆動回路は、基板、基板上に配置された駆動チップ、駆動チップに連結された複数の回路配線及び回路配線と並んで配置されて、回路配線等の外側に配置されたダミーパターンを含む。液晶モジュールは、有効画素領域、画素領域周辺に配置された非有効画素領域、有効画素領域に配置されて映像を表示する表示素子、表示素子と連結されて非有効画素領域に延長された信号配線を有する表示パネル及び前記駆動回路を含む。したがって、前記ダミーパターンは前記機械的な衝撃によって前記回路ラインが損傷されて前記液晶モジュールで発生する画像不良等を低減することができるようになる。 (もっと読む)


【課題】高画質及び高開口率を実現する横電界型の液晶表示装置用アレイ基板及び製造方法を提供する。
【解決手段】第1方向に形成されたゲート配線、第1方向と交差する第2方向に形成され画素領域を定義するデータ配線、第1方向にゲート配線と離隔して形成された共通配線、ゲート配線に連結したゲート電極、ゲート電極と重なる領域に形成されたアイランド状の半導体層、データ配線に連結されたソース電極、半導体層を間にソース電極と離隔したドレイン電極、ドレイン電極と一体に構成され画素領域へ分岐した多数の画素電極、共通配線に連結され画素領域で画素電極と交互に分岐した多数の共通電極を含み、ソース電極、ドレイン電極、データ配線、画素電極はそれぞれ金属物質の第1導電性物質層と第1導電性物質層上部に形成された透明導電性物質の第2導電性物質層が積層された構造を有す。 (もっと読む)


【課題】有機電界発光素子の製造収率及び寿命を向上させることができる合着装置及びそれを用いた電界発光素子の製造方法を提供する。
【解決手段】工程チャンバ100と、工程チャンバ100内に配置されて基板160、170を安着及び固定するための第1及び第2基板支持部110、120と、工程チャンバ100の一定領域上に配置されて、工程チャンバ100を開閉して工程チャンバ内部の圧力を調節するための開閉バルブ140とを備えている。第1または第2基板支持部110、120のうちの何れか1つ以上は、互いに異なる極性を持有する2つ以上の電極125a、125bを有する静電チャックと、電極125a、125bの極性を反転させるための極性反転部135とを含む。 (もっと読む)


【課題】LCD用バックライトに適用されたデジタルインバータのストライキング時に印加される電圧値又は電流値を調節し得るMCUを使用し、規格で定められた制限電圧以下にストライキングを誘導して規格時間内にシャットダウン処理を行うデジタルインバータのLCCを提供する。
【解決手段】インバータから供給される交流電源をランプを点灯させるための高電圧の交流電圧に昇圧する変圧器と、該変圧器から前記ランプに供給される電流及び電圧の少なくとも1つを検出する電圧/電流検出部と、前記検出されたアナログの電圧/電流値をデジタル値に変換するA/D変換器と、ストライキングプロセスが開始された後、LCCチェックポイントを誘導し、該LCCチェックポイントに対する前記A/D変換器の出力信号に基づいて前記変圧器の出力電流値及び電圧値の少なくとも1つを予め設定された基準値と比較して異常であると判明した場合、前記インバータをシャットダウンさせるMCUと、を含むことを特徴とする。 (もっと読む)


【課題】本発明は、有機電界発光素子に係り、特に、上部発光型の有機電界発光素子及びその製造方法に関する。
【解決手段】本発明は、薄膜トランジスタアレイ基板100に有機発光部を構成する際に、陰極132、発光層146、陽極150の順に構成することを特徴とする。この時の陰極132を酸化反応が起きないモリブデン(Mo)、あるいは仕事関数の低い金属層とモリブデン層の二重層で形成し、保護膜を除去する過程で、モリブデン層を除去することにより陰極132の酸化を防ぐ。また、発光層146を構成すると、透明な陽極150が上部に位置するため、上部発光が可能となって表示領域を広げることができる。さらに、薄膜トランジスタアレイ部を設計するにおいて、開口領域の制約がないために、設計上、自由度が非常に高い。また、陰極132が酸化されないために、駆動不良が防げる。 (もっと読む)


【課題】マスク数を減少させて製造工程を単純化して収率を向上させると同時に、開口率を確保して輝度を向上し得る液晶表示装置およびその製造方法を提供する。
【解決手段】画素部が定義され、該画素部は画素部TFT領域とストレージ領域とに区分される基板201を用意する工程と、該基板201の全面に多結晶シリコン膜205及びストレージ電極膜209を順次形成する工程と、ストレージ電極膜209及び多結晶シリコン膜205を選択的にパターニングして前記画素部を覆う画素パターンを形成する工程と、前記画素パターンのうち、前記画素部TFT領域のストレージ電極膜209を選択的に除去して前記ストレージ領域にストレージ電極209Pを形成すると同時に、前記画素部TFT領域にストレージ電極209Pにより露出された多結晶シリコン膜からなる第1アクティブ層205P1を形成する工程とを備えている。 (もっと読む)


21 - 30 / 279