【課題】転送速度を改善しながら正常な転送を実現できる自己走査型発光素子アレイを提供する。
【解決手段】シフト部／発光部の島とゲート負荷抵抗の島とを分離せずに一体化する。ゲート負荷抵抗用の電極が無くなるので、ゲート負荷抵抗の電極２３とｐ型ゲート層１３との間に存在した接触抵抗が無くなる。その結果、ゲート抵抗が小さくなり、転送速度が増大する。 （もっと読む）

【課題】安定に動作し共通化が図れる発光装置等を提供する。
【解決手段】発光装置６５は、発光チップ実装基板６２上に、光源部６３が主走査方向であるＸ方向に構成されている。光源部６３は、それぞれ複数の発光素子を備える２０個の発光チップＣ１〜Ｃ２０を、二列に千鳥状に配置して構成されている。さらに、それぞれの発光チップＣ１〜Ｃ２０の発光素子を順に点灯させるために指定する信号（転送信号）を供給する転送信号供給回路６６を備えている。そして、発光チップＣの発光素子の光量を補正するためのデータ（補正データ）を格納した光量補正データメモリ６７を備えている。発光装置６５と制御部の発光装置駆動回路３３との間を信号の送受信を行うためのケーブル３５で接続する。 （もっと読む）

【課題】配線数を抑制しつつ、同一チップ内で複数の発光素子を同時に点灯させる。
【解決手段】発光チップＣは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、設定サイリスタＳ１、Ｓ２、Ｓ３、…、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２を備え、番号ｎの転送サイリスタＴ_ｎのゲート端子Ｇｔ_ｎが、番号（２ｎ−１）の設定サイリスタＳ_２ｎ−１のゲート端子Ｇｓ_２ｎ−１と番号２ｎの設定サイリスタＳ_２ｎのゲート端子Ｇｓ_２ｎとに、接続抵抗Ｒｘを介して接続されている。設定サイリスタＳのゲート端子Ｇｓは、同じ番号の発光サイリスタＬのゲート端子Ｇｌと接続抵抗Ｒｙを介して接続されている。発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬに対応して設けられた接続抵抗Ｒｚを介して電源線７１に接続されている。 （もっと読む）

【課題】クロック駆動回路の出力端子数の削減により、回路規模を削減する。
【解決手段】発光サイリスタ２１０のカソードがＬレベルにされると、アノード・カソード間には電圧が印加される。一方、走査回路部１００における各走査サイリスタ１１１のゲートと、発光サイリスタ２１０の各ゲートとがそれぞれ接続されているため、走査サイリスタ１１１のゲート・カソード間にも電圧が印加される。この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。特に、クロック駆動回路６９の３つの出力クロックパルスＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫＣを波形整形回路８０で波形整形した２相のクロックＣＫ１，ＣＫ２により、走査回路部１００を駆動しているので、クロック駆動回路６９の出力端子数を削減できる。 （もっと読む）

【課題】多数の発光サイリスタが並列接続されていることに起因して生じる駆動波形の遷移時間の増大を軽減する。
【解決手段】プリントヘッド１３は、走査回路部１００及び主発光部２００を有し、これらがデータ駆動部６０及びクロック駆動回路７０に接続されている。主発光部２００は、複数段の発光サイリスタ２１０により構成されている。走査回路部１００は、クロック駆動回路７０から供給される２相の第１、第２クロックＣ１，Ｃ２により駆動され、主発光部２００にトリガ電流を流してオン／オフ動作させる。非発光時におけるデータ端子ＤＡの電位を分圧抵抗６４，６５で分圧することにより、多数の発光サイリスタ２１０−１〜２１０−ｎが並列接続されていることに起因して生じる駆動波形の遷移時間の増大を軽減することが可能となる。 （もっと読む）

【課題】ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少ない発光サイリスタ、光源ヘッド、及び画像形成装置を提供する。
【解決手段】本実施の形態のＲＣ構造を有する発光サイリスタ１００では、アノード層として機能するｐ型ＡｌＧａＡｓ系のＤＢＲ層１０６とカソード層として機能するｎ型ＡｌＧａＡｓ系のＤＢＲ層１１２との間に積層されたゲート層１０８のうち、発光層をバンドギャップの小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂとし、一方、残りのゲート層１０８を発光層１０８Ｂよりもバンドギャップ（ＤＢＲ各層のバンドギャップの平均値）が大きいｎ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ａとしている。 （もっと読む）

【課題】高速化が図れる発光チップ等を提供する。
【解決手段】発光チップＣａ１（Ｃ）は、基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列、転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列および設定サイリスタＳ１、Ｓ２、Ｓ３、…からなる設定サイリスタ列を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に結合ダイオードＤ１、Ｄ２、Ｄ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…と設定サイリスタＳ１、Ｓ２、Ｓ３、…との間に接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…、設定サイリスタＳ１、Ｓ２、Ｓ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…を備えている。さらに、電源線抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…を備えている。 （もっと読む）

【課題】本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上された発光サイリスタ、光源ヘッド、及び画像形成装置を提供する。
【解決手段】本実施の形態の発光サイリスタ１００では、ｐ型ＡｌＧａＡｓ系のアノード層１０６とｎ型ＡｌＧａＡｓ系のカソード層１１２との間に積層されたゲート層１０８を、ｐ型ＡｌＧａＡｓ系のアノード層１０６側から順に、バンドギャップが小さいｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２、バンドギャップが大きいｐ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ｂ１、及びバンドギャップが小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０が積層されるように構成している。 （もっと読む）

【課題】 少ない駆動用ＩＣで時分割駆動することができる発光素子アレイおよびそれを用いた小形な発光装置ならびにその発光装置を備える画像形成装置を提供する。
【解決手段】 ｎ（ｎは２以上の整数）個のスイッチ用サイリスタＳと、前記スイッチ用サイリスタＳのＮゲート電極ｄに個別に接続されるｎ本の信号伝送路ＧＨと、前記ｎ本の信号伝送路ＧＨのうちのいずれか１つとＮゲート電極ｂが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。前記ｎ個のスイッチ用サイリスタＳのＮゲート電極ｄには選択用サイリスタＵのアノードｅが接続され、選択用サイリスタＵのＮゲート電極ｆは共通のセレクト信号入力端子ＣＳＧに接続される。ローレベルのセレクト信号が入力されて選択状態になっている発光素子アレイのみを発光させることで、発光信号およびゲート信号を複数の発光素子アレイ間で共用する時分割駆動が実現できる。 （もっと読む）

【課題】 画像形成装置における発光素子の位置、および、画像形成装置におけるレンズアレイの位置、の双方を比較的高い精度で設定することができる、簡素な構成の光プリンタヘッドを提供すること。
【解決手段】 本発明の光プリンタヘッド３０は、基体３３と、基体３３上に搭載された発光素子アレイ３４と、発光素子アレイ３４の上方に配置されたレンズアレイ３５と、支持部材３１とを備えており、支持部材３１は、基体３３が接合された基体支持面３１Ａｆと、レンズアレイ３５が接合された、基体支持面３１Ａｆに略垂直なレンズ支持面３１Ｂｆと、光プリンタヘッド３０の取付位置を規定する位置決め孔３１２ａ、３１２ｂとを有しており、位置決め孔３１２ａ、３１２ｂは、発光素子アレイ３４が搭載された基体３３の一方の主面３３Ａａよりも上側に配置されている。 （もっと読む）

【課題】消費電力を抑制した発光装置等を提供する。
【解決手段】発光装置は、それぞれが、基板８０と、基板８０上に列状に設けられた発光サイリスタＬ１、Ｌ２、Ｌ３、…を備える発光部１０２と、基板８０上に、発光サイリスタＬ１、Ｌ２、Ｌ３、…に対応して設けられた転送サイリスタＴ１、Ｔ２、Ｔ３、…を備える転送部１０１とを備える、複数の発光チップＣと、それぞれの発光チップＣの転送サイリスタＴ１、Ｔ２、Ｔ３、…を順にオン状態が伝播するように第１転送信号φ１および第２転送信号φ２とを送信するとともに、いずれかの転送サイリスタＴをオフ状態からオン状態に移行させる期間において転送部１０１に流れる電流に対して、この期間ののち次にオン状態にする転送サイリスタＴをオフ状態からオン状態に移行させるまでの期間に流れる電流を絶対値において小さく設定する転送信号発生部１２０と、を備えている。 （もっと読む）

【課題】配線の数を抑制できる発光装置等を提供することを目的とする。
【解決手段】発光装置６５の回路基板６２には、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０および信号発生回路１１０が搭載されている。信号発生回路１１０は、発光チップ群＃ａおよび＃ｂに対して許可信号φＥを送信する許可信号発生部１３０と、発光チップ群＃ａの発光チップＣａと発光チップ群＃ｂの発光チップＣｂとを組にして、組毎に書込信号φＷ１〜φＷ２０を送信する書込信号発生部１５０とを備えている。 （もっと読む）

【課題】クロック駆動回路の出力端子数の削減により、回路規模を削減する。
【解決手段】クロック駆動回路７０内のオープンドレーン形インバータ８０とスリーステート形出力バッファ９０とにより、走査回路部１００を駆動するための２相の第１及び第２クロックを生成している。発光サイリスタ２１０のカソードがＬレベルにされると、アノード・カソード間には電圧が印加される。一方、抵抗１３０を介して供給される第２クロックによりシフト動作を開始する走査回路部１００における各走査サイリスタ１１０のゲートと、発光サイリスタ２１０の各ゲートとがそれぞれ接続されているため、走査サイリスタ１１０のゲート・カソード間にも電圧が印加される。この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。 （もっと読む）

【課題】加熱と冷却との繰り返しによる基板の変形により光学素子が傾くことによる光軸のずれを抑制した発光装置等を提供する。
【解決手段】回路基板６２は、一方の表面に発光チップＳ１〜Ｓ４０（図５では発光チップＳ３とＳ４とを示す。）を備えるとともに、第１信号配線層３０１および第２信号配線層３０２を備え、第１信号配線層３０１の構成する信号配線３０１ａの幅方向の中心位置Ｃ１と、第２信号配線層３０２の構成する信号配線３０２ａの幅方向の中心位置Ｃ２とが、回路基板６２の短手方向であるＹ方向において、ずれて設けられている。 （もっと読む）

【課題】複数の画像形成部で形成される像をそれぞれ像担持体に転写してカラー画像を形成する装置において、各画像の書き出し位置を高精度に調整して高品質なカラー画像を形成する。
【解決手段】色別垂直同期信号Ｖsyncを受信したタイミングＴ1での感光体ドラム２１の回転位置に応じた待機時間だけタイミングＴ1から遅れて遅延垂直同期信号が出力され、同信号に基づき感光体ドラムの露光が開始される。このため、色別垂直同期信号Ｖsyncの受信タイミングＴ1から一次転写開始タイミングＴ3までの時間を、回転ムラの影響を受けることなく、一定になっており、各画像形成ステーションで形成される画像の先端位置が相互に一致して画像先端色ズレが抑制される。 （もっと読む）

【課題】同時点灯する複数の発光サイリスタのゲート間に流れる回り込み電流を略ゼロにして、発光出力の変動を防止する。
【解決手段】多数の発光サイリスタが配列され、これらが複数の組（例えば、偶数と奇数の組）に分けられ、各組の発光サイリスタ列が、複数のドライバ１８１により、各組毎に時分割に駆動されるプリントヘッドにおいて、同一組に属する発光サイリスタ列における各発光サイリスタのゲートを、複数の発光サイリスタのゲート間を電気的に分離するための分離回路としての個別のバッファ（例えば、１６３）を介して、共通配線ＧＬにそれぞれ接続して共通に駆動する構成になっている。そのため、同時点灯する発光サイリスタのゲート間に流れる回り込み電流を略ゼロにすることができる。これにより、回り込み電流が流れることで生じる発光出力の変動を防止できる。 （もっと読む）

【課題】複数の発光素子を並行して点灯しうる発光チップを用いた発光装置の配線数の増加を抑制する。
【解決手段】発光装置６５の発光部６３は、回路基板６２上に、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ５）、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ５）、…が主走査方向に二列に千鳥状に配置して構成されている。これらの発光チップＣは、発光チップ組＃１（発光チップＣａ１、Ｃｂ１、Ｃｃ１、Ｃｄ１）、発光チップ組＃２（発光チップＣａ２、Ｃｂ２、Ｃｃ２、Ｃｄ２）、…に分けられている。そして、転送信号φ１、φ２、許可信号φＥが、発光チップ群（＃ａ〜＃ｄ）毎に共通に送信され、書込信号φＷは、発光チップ組（＃１〜＃５）毎に共通に送信され、点灯信号φＩは、発光チップＣ毎に個別に送信される。 （もっと読む）

【課題】サイリスタを確実にオフ状態に維持できるのに十分な電位を印加することができ、かつ、そのような電位の印加が長時間続かないようにすることで、サイリスタの劣化を防ぐ。
【解決手段】複数のゲート駆動部（４０１、４０２）の各々は、対応する組に属する複数のサイリスタのゲートを駆動する期間（Ｓ１Ｎ＝Ｌｏｗ）には第１の電位（２Ｖ）を出力し、対応する組に属する複数のサイリスタのゲートを駆動しない期間（Ｓ１Ｎ＝Ｈｉｇｈ）のうち、アノード駆動の立ち上がり部分には、第１の電位よりも高い第２の電位（５Ｖ）を出力し、対応する組に属する複数のサイリスタのゲートを駆動しない期間（Ｓ１Ｎ＝Ｈｉｇｈ）のうち、アノード駆動の立ち上がり部分以外の期間には、第２の電位よりも低い第３の電位（３Ｖ）を出力する。 （もっと読む）

【課題】光量の減少を防止しつつ金属配線の断線を防止することができる面発光素子および面発光素子アレイを提供する。
【解決手段】発光素子アレイは、ｐ型の半導体基板と、第１のｐ型の半導体層１４と、第２のｎ型の半導体層１６と、第３のｐ型の半導体層１８と、第４のｎ型の半導体層２０とを有する、サイリスタ構造の面発光素子である。第４の半導体層２０は、ゲート電極２４のためにメサ状にエッチングされ、第３の半導体層１８との間に段差部Ｓを生じさせる端部（エッチング面）ＥＤを有する。端部ＥＤには、順方向のメサとなる第１の側部と、第１の側部に対向し順方向のメサとなる第２の側部と、逆方向のメサとなる第３の側部とからなる迫出し部４０が形成されている。 （もっと読む）

【課題】 小型化が可能な発光素子およびその製造方法、ならびに、これを備える光プリントヘッドを提供する。
【解決手段】 本発明の実施形態の一例である発光素子アレイ１１は、［１１０］方向および［１−１０］方向に沿って切断されて、矩形状に形成された化合物半導体からなる素子基板２０と、素子基板２０の上に連続してエピタキシャル成長された化合物半導体層からなる発光素子４０と、［１１０］方向および［１−１０］方向の端部に、他方方向に沿って延び、素子基板２０の上に連続してエピタキシャル成長された化合物半導体からなる化合物層５０と、を含む。 （もっと読む）