説明

Fターム[2G003AC00]の内容

個々の半導体装置の試験 (15,871) | 試験内容 (733)

Fターム[2G003AC00]の下位に属するFターム

Fターム[2G003AC00]に分類される特許

1 - 9 / 9


【課題】ワークの受け取り搬送および分類を高速で行うことができ、また、設置面積が小さくすことができるワーク搬送分類装置およびワーク搬送分類方法を提供すること。
【解決手段】ワーク搬送分類装置1は、搬送装置10と、この搬送装置に隣接して設置される分類装置20と、を備え、前記搬送装置は、ワークWの側面を挟持するハンドラ2と、このハンドラ2を周方向に複数有する円板状の搬送支持体5と、この搬送支持体5を所定角度ごとに断続的に回転させる回転駆動機構6とを備え、前記ハンドラ2は、前記搬送支持体5に固定された固定部4と、固定部4に対向する位置に当該固定部4に近接離間自在に設けた可動部3と、を有し、前記固定部4又は前記可動部3のいずれかは、前記ワークの一側面に当接する第1当接部と、この第1当接部に対して所定角度で形成され前記ワークの一側面に隣接する隣接側面に当接する第2当接部とを有する構成とした。 (もっと読む)


【課題】 より効率的に半導体装置の放射照射試験を実施することができる放射線照射試験方法を提供する。
【解決手段】 半導体装置10の放射線照射試験方法であって、複数の半導体装置10を一方向50からみたときに重なるように配置し、前記一方向50に沿って複数の半導体装置10の全てを貫通する強度で放射線を照射する。一度に複数の半導体装置10に放射線を照射することができ、効率的に放射照射試験を実施することができる。 (もっと読む)


【課題】半導体チップの電気的特性検査について、検査開始までの時間を短縮し、かつ詳細な解析を確実に行う。
【解決手段】半導体チップTの電気的特性検査を行うにあたり、プローバの台座2に、吸着穴12と、当該吸着穴12の裏面側の開口部18に連通する吸着用溝13とを有する板状部材11からなる検査用治具10を配置し、吸着穴12の表面側の開口部17上に半導体チップTを配置して、検査用治具10を台座2に吸着すると共に半導体チップTを検査用治具10に吸着する。これにより、半導体チップTがプローバの台座2に対して平坦性を保ちかつずれない状態で、半導体チップT単体の電気的特性検査を行うことができる。その結果、半導体チップTの検査を開始するまでの時間を短縮でき、かつ詳細な解析を確実に行うことができる。 (もっと読む)


【課題】電荷発散特性を考慮した静電気試験装置及び同試験方法の提供。
【解決手段】電荷を供給する電源部10と、該電源部10と半導体デバイスの端子とを接続する接点Aを開閉する第1スイッチと、接点Bを開閉する第2スイッチとを備え、前記第1スイッチの接点Aを閉じて電源部10と半導体デバイスの一方の端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させた後、前記第1スイッチ及び第2スイッチにより両接点A及びBを任意時間開け、該任意時間経過後に前記第2スイッチの接点Bを閉めることにより半導体デバイスに帯電した電荷をグランドと導通させた後、半導体デバイスの特性試験を行う装置。 (もっと読む)


【課題】駆動トランジスタの特性を正確に測定する。
【解決手段】電流源434がデータ線15を介して駆動トランジスタT1に設定電流Imを供給すると設定電流Imに応じた大きさの電圧が保持容量素子Chに記憶される。この後、基準電圧Vrefをデータ線15の寄生容量CLに充電する。そして、スイッチ434をオン状態にして保持容量素子Chと測定用容量素子Cmを容量結合する。すると、保持容量素子Chの電荷が測定用容量素子Cmに移動する。オペアンプ435は、測定容量素子Cmに蓄積された電荷に応じた出力電圧Voutを生成して出力する。 (もっと読む)


【課題】LSIなどの半導体デバイスや電子部品をプリント基板に実装する場合と同一配置を可能に挿着するリアルサイズパッケージソケットを提供する。
【解決手段】 高周波特性を有するLSIなどの半導体デバイスや電子部品をプリント基板1に直接実装する場合と同一配置を可能にして着脱自在に挿着するリアルサイズパッケージソケット10であって、半導体デバイス2の下面に備えられた複数の接続端子2aのそれぞれに対向して、電気的に導通可能に配置された複数のスパイラル状接触子3と、複数のスパイラル状接触子3を互いに電気的に絶縁する絶縁材5から形成され、複数の接続端子2aを位置決め可能にガイドする複数のガイド穴4aを設けたガイドフレーム4と、を備えたことを特徴とするリアルサイズパッケージソケット10である。 (もっと読む)


【課題】従来のCDMに基づくESD試験装置は一本のポゴピンを多数の試験対象ピンに順次接触させてCDM試験を行うため、ポゴピンが端子間を移動するに要する時間の比率が大きく、試験に長時間を必要とした。
【解決手段】本発明のESD試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するLSIの端子に対してCDMに基づくESD試験を行うことを特徴としている。 (もっと読む)


【課題】本発明は回路をより容易に検査できる検査容易化回路を提供することを目的とする。
【解決手段】本発明での検査容易化回路は電源電流による検査を容易とするもので、電源電流異常検出による検査容易化ICを用いて構成する。そのICでは、IC内に実現したい論理機能をもつ論理回路の入力に入力ドライバ回路を、また出力に出力ドライバ回路を接続し、実現したい論理機能をもつその論理回路、入力ドライバ回路、出力ドライバ回路の3種類の電源電流のいずれか、もしくはそれらを組み合わせた電源電流の異常によりその検査容易化回路を検査できるようにする。この検査容易化回路は必ずしも検査に先立って外部入力信号線に印加する検査入力を生成し検査時に与えなくても故障を発見できるという特長を持っている。 (もっと読む)


【課題】 樹脂パッケージを分解したり、ワイヤ線を剥離させたりして破壊しなくてもクラック検査を行える構造の半導体装置を提供する。
【解決手段】 1stTEOS膜4と2ndTEOS膜6という層間絶縁膜の間にクラック検査用の薄膜抵抗膜5を備える。このような構成によれば、薄膜抵抗膜5の抵抗値を調べることにより、半導体装置の製造プロセス中の様々な段階においてクラック検査を行うことができる。したがって、樹脂パッケージを分解したり、ワイヤ線を剥離させたりして破壊しなくてもクラック検査を行える構造の半導体装置とすることができる。このため、製造された半導体装置の一部のみに対してクラック検査を行う場合だけでなく、全数検査を行うような場合にも対応することが可能となり、半導体装置の品質保証の観点からも有効な構造とすることができる。 (もっと読む)


1 - 9 / 9