説明

Fターム[2G132AD00]の内容

電子回路の試験 (32,879) | 試験項目 (2,469)

Fターム[2G132AD00]の下位に属するFターム

Fターム[2G132AD00]に分類される特許

1 - 20 / 57


【課題】特定パスの動作確認を容易化し、不具合箇所の特定を容易化すること。
【解決手段】選択回路101は、入力信号が入力端子120から受け渡される半導体装置110内の特定パス上の観測箇所Aと観測箇所Bとが選択信号に応じて順に選択される。カウンタ102は、選択された観測箇所ごとに観測箇所でのエッジ数をカウントする。第1のレジスタ103は、カウンタ102によりカウントされた観測箇所Aでの第1のエッジ数を保持する。第2のレジスタ104は、カウンタ102によりカウントされた観測箇所Bでの第2のエッジ数を保持する。比較回路105は、第1のレジスタ103に保持された第1のエッジ数と第2のレジスタ104に保持された第2のエッジ数とを比較し、出力端子106は、比較回路105による比較結果を出力する。 (もっと読む)


電子回路内の故障可観測性を定めるための方法及び構成が提示される。本方法では、各素子について、発生した故障が解析出力信号における異常を引き起こしうる期間が定められる。 (もっと読む)


【課題】カップリングコンデンサを介してA/D変換器へ入力するための入力波形により生じる歪みを抑え、A/D変換器の歪測定の性能試験における測定待ち時間を抑えること。
【解決手段】本発明の第1の態様にかかる波形補正装置は、カップリングコンデンサを介してA/D変換器へ入力するための入力波形を補正する波形補正装置であって、入力波形の特徴に応じて所定の補正時間の長さ分の第1補正波形を生成し、入力波形の直前に当該第1補正波形を追加する補正波形追加部を備える。 (もっと読む)


【課題】パッケージ内に配置されたダイの信号を測定する。
【解決手段】絶縁基板16に少なくとも1つのダイ12,14と測定機器44を設け、ダイを測定機器に電気的に接続するための少なくとも1つの導電路と測定機器を絶縁基板の面上の電極に電気的に接続する他の導電路とを有する。絶縁基板の電極を回路基板18の電極20に電気的に接続して、測定機器が回路基板の電極に電気的に接続される。インタフェース・ポートが回路基板に設けられ、回路基板の電極に電気的に接続される。測定機器を介してダイ及びインタフェース・ポートの間で信号が伝送される。 (もっと読む)


【課題】回路素子の経時劣化を考慮した回路劣化シミュレーションを実現する。
【解決手段】電流電圧特性の劣化を、回路を構成する各MOSFETのゲート電極に電圧源として組み込み、回路シミュレーションと劣化量計算により劣化量を算出し、その後の所定時間の変動を外挿により算出し、この作業を繰り返すことにより、長期間に亘る回路劣化シミュレーションを実施する。 (もっと読む)


【課題】DUTからの信号と所定の期待値との比較を行う比較器とその比較結果であるフェイル情報を記憶するフェイルメモリとの対応付けの自由度を高め、これによりプローブカード等の設計自由度の向上及び製造コストの削減を図ることができる半導体試験装置を提供する。
【解決手段】半導体試験装置1は、被試験対象である複数のDUT20−1〜20−nから出力される信号と期待値パターンE1〜Emとの比較を行う論理比較器17−1〜17−mと、論理比較器の各々に対して一意に対応付けられており、論理比較器の比較によって得られるパス/フェイルの判定結果を示すフェイル情報を記憶する複数のフェイルメモリ19−1〜19−nと、論理比較器とフェイルメモリとの間に設けられ、論理比較器とフェイルメモリとの対応付けを変更する経路変換器18−1〜18−mとを備える。 (もっと読む)


【課題】高周波用プローブカードのカンチレバーと同軸ケーブルのインピーダンスを簡単かつ適切に整合させて、カンチレバーのインピーダンス偏差を容易に吸収できるようにする。
【解決手段】2個のトリマーコンデンサと1個の積層インダクタからなるπ型マッチング回路の可変式インピーダンス整合回路2をカンチレバー3に接続して、インピーダンスを整合させる。可変式インピーダンス整合回路2に接続された同軸コネクタ6に同軸ケーブル5を結合させてテスタ4につなげる。カンチレバー3を、被検査デバイス7の検査用パッドに接触させて測定する。ウエハレベルでの検査用の高周波用カンチレバー型プローブカード1の製造段階におけるインピーダンス偏差を個別調整により吸収でき、低コストのカンチレバー型プローブカード1を高周波でも使用できるようになる。 (もっと読む)


【課題】デバイスに対するアブノーマルモード及びノーマルモードのテストを簡単且つ的確に行う。
【解決手段】プローブカード50は、プローブカード基板51と、このプローブカード基板51に取り付けられ、複数のデバイス40−1〜40−nのI/0端子2−1〜I/On−1,・・・,2−n〜n−nに接触させるための複数のプローブ針52と、プローブカード基板51に取り付けられ、テスタ60に接続するための複数の接続端子53と、プローブカード基板51に設けられ、各プローブ針52−1〜52−nと各接続端子53−1〜53−nとを接続する複数の配線54とを有している。更に、プローブ針52−2がジャンパ線55−1により配線54−2に接続され、以下同様に、プローブ針52−nがジャンパ線55−nにより配線54−nに接続されている。 (もっと読む)


【課題】ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる半導体集積回路装置を提供する。
【解決手段】制御回路21は、ノイズ耐性評価対象回路16のノイズ耐性測定時に、外部から与えられるノイズ制御信号に制御されて可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせ、可変電流源19が流す電流と可変電流源20が流す電流とに逆方向の増減変化を起こさせる。可変電流源19が流す電流に増減変化が起こると、抵抗18A、18Bに電圧降下の増減変化が発生する。抵抗18Aに発生する電圧降下の増減変化は、高電位側の電源ノイズとしてノイズ耐性評価対象回路16に与えられ、抵抗18Bに発生する電圧降下の増減変化は、低電位側の電源ノイズとしてノイズ耐性評価対象回路16に与えられる。 (もっと読む)


【課題】IDDQテストにおける故障検出率を高める。
【解決手段】IDDQテスト時に、信号CUTPをLレベル、信号CUTNをHレベルとし、FET11、13のゲートに0Vを与えると、FET11、12、13がオフとなり、オペアンプ1に流れるバイアス電流が遮断される。FET18、19がオンとなるので、相補型論理回路20は、非反転差動入力電圧Vinpの反転信号を入力して論理反転し、中間出力ノードNcを通してバッファ回路6に出力する。 (もっと読む)


【課題】試料ステージ及びプローブ装置の移動範囲が温度制御装置によって制限されることなく半導体試料の温度特性測定を行うことができる不良検査装置を提供する。
【解決手段】ヒータ55によって試料ステージを加熱し、試料ステージに接続された熱伝達線34、熱伝達線34に接続された受熱部36A、受熱部36Aに対し着脱可能な受熱部36B、受熱部36Aに接続された熱伝導線35、及び熱伝導線35に接続された熱伝達棒37を介して冷媒容器38に貯留した冷媒により試料ステージを冷却することによって試料ステージに保持された半導体試料25の温度を調整する。受熱部36Aと受熱部36Bを分離して試料ステージ及びプローブ装置の拘束を解くことにより、試料ステージ及びプローブ装置の試料室30内における移動を可能とする。 (もっと読む)


【課題】グランドバウンスの検出が可能な集積回路を提供する。
【解決手段】回路基板に実装される集積回路において、回路基板のグランド電圧と前記集積回路内部のグランド電圧とが入力される差動アンプ回路を集積回路内部に設けグランドバウンスを検出するとともに、このグランドバウンス検出部の出力を前記集積回路外部へ出力する端子を設ける。 (もっと読む)


【課題】テストプログラム間の差分を容易に抽出することのできるテスト情報データベース比較装置を提供する。
【解決手段】テスト情報データベース比較装置1は、記述言語あるいは表現形式の違いに関わらず、共通の階層的ディレクトリ構造を持って、テストデータごとに生成された複数のテスト情報データベース101、102、103、・・・に対して、ディレクトリ指定部11が、比較対照のディレクトリを指定し、正規化部12が、指定されたディレクトリのデータを予め定められた標準形式のデータに正規化し、比較部13が、正規化されたデータを比較し、差分抽出部14が、比較部13の比較結果からテスト情報データベース101、102、103、・・・間の差分を抽出する。 (もっと読む)


【課題】出荷後のLSIにおけるエレクトロマイグレーション劣化現象を検知することが可能な半導体集積回路を提供する。
【解決手段】エレクトロマイグレーション現象による配線劣化を検知する劣化検知回路(1)をN(但し、Nは、2以上の整数)個含んで構成する半導体集積回路であり、劣化検知回路(1)は、クロック信号を入力し、当該クロック信号の2倍の周波数を持つ倍周信号を生成する倍周回路(10)と、クロック信号の半分の周波数をもつ分周信号を生成する分周回路(11)と、分周信号を入力し、配線劣化を検知するテスト回路(17)と、倍周信号を入力し、テスト回路(17)を加熱するヒータ回路(16)と、を有することを特徴とする。 (もっと読む)


【課題】プローブとリードとの接触を容易に確認することができるコンタクト装置を提供する。
【解決手段】上部が半導体素子50のリード52と接触するプローブ12と、プローブ12の下部13を保持するベース部20と、ベース部20に設けられた透光部24を介してプローブ12及びリード52を撮像する撮像手段40と、を備えており、プローブ12は爪部材30がプローブ12を弾性変形させることでリード52に接触させることを特徴とする。 (もっと読む)


【課題】電流消費が最大となる試験項目により、同時に試験可能なデバイスの数が制限されない半導体試験装置を提供することを目的とする。
【解決手段】本発明に係る半導体試験装置1は、複数のデバイスを同時に、複数回試験する半導体試験装置1であって、各回の試験において、複数のデバイスを異なる試験項目の組み合わせによって試験することが可能である。組み合わせは、電流消費が大きい試験項目と、電流試験項目が小さい試験項目とを予め組み合わせてなるプログラムにより規定される。 (もっと読む)


【課題】セル内のCMOSトランジスタの製造欠陥による漏れ電流を正確に測定することができる半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、状態設定端子STに入力される状態設定信号とNAND回路3aとを用いて、ノードAの論理を変化させてNAND回路4のCMOSトランジスタの動作をオフ状態とするとともに、上記CMOSトランジスタに電源電流が流れるように設定する。 (もっと読む)


【課題】短時間の電圧印加によって、高い精度で異物の混入が検知可能な半導体集積回路、および半導体集積回路の検査方法を実現する。
【解決手段】本発明の半導体集積回路の検査方法では、半導体集積回路の信号配線L1〜L4の近辺に設けられた複数のダミー配線LD1・LD2に電圧を印加することにより、互いに隣接するダミー配線LD1とダミー配線LD2との間に電位差を設ける。ダミー配線LD1とダミー配線LD2との間に異物が混入していた場合、発生するリーク電流を測定することにより、異物を検出する。さらに、ダミー配線LD1・LD2は、他の信号配線と電気的に独立しているため、高い電圧を印加することができる。これにより、異物とダミー配線との間に絶縁膜等が存在しても、絶縁膜等をより確実に破壊でき、テスト工程における異物の検出精度を向上させることができる。 (もっと読む)


【課題】 画像診断で必要とされるメモリ領域の記憶容量を、半導体装置に搭載可能な記憶容量に抑え、固体撮像素子のBIST回路を搭載した半導体装置を提供する。
【解決手段】 固体撮像素子12と、読み出し手段13と、診断作業用領域設定手段14a、部分撮像画像データ記憶手段14b、診断用データ生成手段14c、診断用データ出力手段14dを備えた画像診断用テスト手段が同一基板上に形成され、画像診断時において、診断作業用領域設定手段14aは、撮像画像データの領域全体に亘って設定した複数の有効診断領域毎に、有効診断領域を含む診断作業用領域を設定し、読み出し手段13は、診断作業用領域毎に部分撮像画像データを読み出し、診断用データ生成手段14cは、部分撮像画像データ夫々に対し画像処理及び第1統計処理を含む演算処理を実行して診断用データを生成する。 (もっと読む)


【課題】カバー部を強固にチャックすることができ、高速移動、高精度位置決めが可能なカバー部を有するプリント基板保持装置を提供する。
【解決手段】このプリント基板保持装置31は、プリント基板Pを保持する保持部33と、プリント基板Pを覆い、このプリント基板Pを保持部33とともに閉空間Sに閉じ込めるカバー55と、このカバー55内に配設され前記プリント基板Pに所定の気体を供給するノズル体45とを備え、カバー55の側面でこのカバー55の重心より上方の近傍に、カバー55の幅又はそれ以上の長さを有するガイドバー61を設け、このガイドバー61は位置決め穴63を有する。 (もっと読む)


1 - 20 / 57