説明

Fターム[2G132AE23]の内容

電子回路の試験 (32,879) | 試験装置(テストヘッドを除く) (4,743) | 制御回路 (1,346) | プログラムによる制御 (494)

Fターム[2G132AE23]に分類される特許

1 - 20 / 494


【課題】試験装置のハードウェア仕様および試験装置用のプログラム言語に詳しくないユーザでも、試験プログラムを容易に作成させる装置を提供する。
【解決手段】被試験デバイスの試験モジュールを生成する試験モジュール生成装置であって、試験条件を入力し、入力された前記試験条件を定義する条件ファイルを生成する条件ファイル生成部と、試験メソッドを記憶する試験メソッド記憶部と、生成すべき試験モジュールに応じた試験メソッドの選択指示をユーザから受け取る試験手順選択部と、選択された試験メソッドが要求するパラメータに対応する条件ファイルの選択指示をユーザから受け取る条件ファイル選択部と、選択された試験メソッドに応じた試験を選択された条件ファイルにより定義されたパラメータで実行する試験モジュールを生成する試験モジュール生成部と、を備える試験モジュール生成装置を提供する。 (もっと読む)


【課題】試験装置のハードウェア仕様および試験装置用のプログラム言語に詳しくないユーザでも、試験パターンを容易に作成させる装置を提供する。
【解決手段】複数の端子を有する被試験デバイスとの間で通信する試験パターンを生成する試験パターン生成装置であって、基本サイクル中に複数の端子のそれぞれとの間で通信する信号パターンを示すサイクルプリミティブをユーザの指示に基づき生成するプリミティブ生成部と、ユーザの指示に基づき複数のサイクルプリミティブを配列して、複数の基本サイクル分の信号パターンを示すデバイスサイクルを生成するデバイスサイクル生成部と、ユーザの指示に基づき複数のデバイスサイクルを配列して、被試験デバイスに供給する試験パターンのシーケンスを生成するシーケンス生成部と、を備える試験パターン生成装置を提供する。 (もっと読む)


【課題】 TDR測定によって、DUTボードの配線長に依存した信号遅延時間を正確に求めることが可能なICテスタ用信号遅延測定プログラムを提供する。
【解決手段】 本発明にかかるICテスタ用信号遅延測定プログラム106の構成は、コンピュータを、テストヘッド110側からステップ波形148を印加してその入射波と反射波との第1到達時間差Td1、第2到達時間差Td2を測定するTDR測定手段、第1スルーレートS2、第2スルーレートS2を演算するスルーレート演算手段、第1スルーレートS2と第2スルーレートS2とを用いて第2到達時間差Td2を補正し、第1到達時間差Td1を差し引くことで信号遅延時間を演算する信号遅延演算手段、として機能させることを特徴とする。 (もっと読む)


【課題】各種テスタに共通なテストデータから、個々のテスタの制約に合致したテストデータを自動的に生成することのできるテストデータ生成装置および方法を提供する。
【解決手段】実施形態のテストデータ生成装置1は、タイミング記述検証部11が、共通テストデータ100に記述された1サイクル当たりのタイミングエッジ数が指定されたテスタの制約範囲内かを検証し、タイミングエッジ数が前記制約を超えている場合は、サイクライズ期間設定部12が、タイミングエッジ数および1サイクルの期間がテスタの制約範囲内となるサイクライズ期間を設定し、イベントデータ展開部13が、テストデータ100をイベントデータに展開し、サイクライズ処理部14が、そのイベントデータをサイクライズ期間でサイクライズし、テストデータ出力部15が、サイクライズ後のイベントデータを元の記述形式へ逆変換し、修正版共通テストデータ200を出力する。 (もっと読む)


【課題】スイッチングマトリクスのオン・オフ操作を制御するためにセンサおよびコントローラを備えたスイッチングマトリクスを提供する。
【解決手段】スイッチングマトリクスは、スイッチアレイ30を備えており、スイッチアレイ30は、一つ以上の入力ポートと、一つ以上の出力ポートと、前記入力ポートと前記出力ポートとの間の電気的な通路を開閉するように配置されている一つ以上のスイッチ素子36と、前記電気的な通路の所定の電気的特性を測定するとともに、これに基づいて信号を生成するように配置されている電気的なセンサ38または電気的なセンサアセンブリと、を備えている。電気的なセンサアセンブリが、電圧センサ、電流センサ、または電力センサであることが好ましい。 (もっと読む)


【課題】半導体集積回路において、スキャンテスト時における消費電力を削減する。
【解決手段】半導体集積回路設計装置は、第1のスキャンFFのデータ入力端子に接続された第1のロジックコーンの入力端子数である第1の入力端子数と、第1のロジックコーンにデータを設定する第2のスキャンFFのデータ入力端子に接続された第2のロジックコーンの入力端子数である第2の入力端子数とを比較するデザイン解析部と、複数のスキャンFFのそれぞれのデータ入力端子に接続されたロジックコーンの入力端子数、および、複数のスキャンFFのそれぞれを第1のスキャンFFとした場合の前記比較結果に応じて、複数のスキャンFFを複数のグループに分類し、複数のグループのそれぞれに含まれるスキャンFFを相互に接続したスキャンチェーンを複数のグループのそれぞれについて生成するスキャンチェーン構築部と、を備える。 (もっと読む)


【課題】電源電圧の瞬断、瞬オンに対する自動車用電子機器の動作限界を定量的に調査する手段を提供する。
【解決手段】被試験機に印加する通常の電源電圧である+Bおよび被試験機のメモリーホールドなどのための常時印加の電圧であるAccの瞬断について、様々なパターンを再現するために当該時間、電圧についてもプログラムを用いて少しつづ徐々に変化させて被試験機に印加し、これに基づく被試験機の応答を監視して別に定めた短い時間ごとに出力論理の正否を確認することにより、自動車用に最近多く用いられるデジタル機器独特のプログラムによる思いも寄らない誤動作の発生を確認でき、さらに誤動作発生時の誤動作モードをきちんと捕らえて適切な設計対応を取ることができる。 (もっと読む)


【課題】仲介部材を介して被測定装置と測定装置を接続した状態で実行される所定の試験の精度を高める。
【解決手段】コンピュータが、仲介部材を介して測定装置に接続された被測定装置の合否を判定する工程を有する半導体装置の製造方法であって、前記仲介部材の抵抗値を算出する抵抗算出工程S10と、前記被測定装置に試験信号を入力し、その後、前記被測定装置から出力された応答信号を取得する測定工程S20と、抵抗算出工程S10で算出された抵抗値を利用して、測定工程S20で取得された応答信号を補正後、補正後の応答信号と、予め定められた規格値との比較結果に基づいて、当該被測定装置の合否を判定する判定工程S30と、を有する半導体装置の製造方法。 (もっと読む)


【課題】アンチヒューズ型のOTPメモリへの書き込み時間を短縮化すること。
【解決手段】書込回路は、OTPマクロに対して書き込むデータを記憶する記憶部と、前記書き込むデータの書き込みを前記OTPマクロに実行させる第一の信号を印加し、前記OTPマクロが記憶しているデータの読み出しを前記OTPマクロに実行させる第二の信号を印加する制御部と、前記第二の信号に応じて前記OTPマクロから読み出されたデータと、前記記憶部が記憶するデータとを比較し、比較結果を出力する比較部とを有し、前記制御部は、前記比較結果が一致を示す場合、前記書き込むデータに関する処理を終了し、前記比較結果が不一致を示す場合、前記第一の信号及び前記第二の信号の印加を再度行う。 (もっと読む)


【課題】スキャンテストに要する時間を削減するテストパタン作成方法を提供する。
【解決手段】テストパタン作成方法は、組み合わせ論理回路と少なくとも一つのスキャンチェーンとに関する情報を、記録媒体から読み出し、少なくとも一つのスキャンチェーンの入力側に近いフリップフロップから順番に抽出し(ステップS21)、抽出したフリップフロップがスキャンキャプチャ動作によって組み合わせ論理回路から取り込むキャプチャデータと照合する期待値の必要性を判定し(ステップS22〜S25)、期待値が不要と判定されたフリップフロップが入力側から連続して存在するフリップフロップの数を取得し(ステップS27)、スキャンチェーンに含まれるフリップフロップの総数と、取得したフリップフロップの数との差分を、スキャンキャプチャ動作後のスキャンシフト回数として決定する(ステップS28)。 (もっと読む)


【課題】従来のスキャンテスト方法では、電源電圧変動を抑制しながら動作クロックの周波数の高い半導体装置をテストできない問題があった。
【解決手段】本発明のスキャンテスト方法は、クロック信号SCLKをスキャンフリップフロップ21〜2nに入力して第1のテストパターンをスキャンフリップフロップ21〜2nに設定し、クロック信号SCLKよりも周波数の高いクロック信号RCLKをスキャンフリップフロップ21〜2nに入力すると共に、スキャンフリップフロップ21〜2nをクロック信号RCLKによらず保持する値を維持するホールドモードに制御し、ホールドモードを解除すると共にスキャンフリップフロップ21〜2nをテスト対象回路の出力に応じて保持する値を更新するテスト結果取得モードに制御し、テスト結果取得モードにおいてクロック信号RCLKを2パルス用いてスキャンフリップフロップ21〜2nに保持されている値を更新する。 (もっと読む)


【課題】短時間で半導体装置の検査を行うことができる半導体装置の検査方法、検査プログラム及び半導体装置の検査装置を提供すること。
【解決手段】本発明は、記憶部2から半導体装置SD1の特性データDAT1を読み込む。次いで、ストローブ演算式212にNMOSトランジスタの閾値Vt1を代入することにより、半導体装置SD1に対するストローブ値STB1する。次いで、半導体装置SD1にテスト入力信号Dinを出力する。そして、ストローブ値STB1で指定されるタイミングで、半導体装置SD1から出力されるテスト出力信号Doutのパターンが期待値パターンEPと一致するかを判定する。 (もっと読む)


【課題】半導体集積回路の外部端子としてTRSTがなくても、論理シミュレーションの際に、タップコントローラのステートを確定する。
【解決手段】タップコントローラ2は、リセット端子(端子p4)を有し、回路部3は、タップコントローラ2における状態遷移を制御するステート制御信号と、クロック信号を入力し、ステート制御信号とクロック信号に応じて、リセット端子p4にリセット信号を供給することで、タップコントローラ2のステートを確定する。 (もっと読む)


【課題】ロット全体のテスト時間の短縮を図り、良品を不良と誤判定することを回避する方法、システム、プログラムの提供。
【解決手段】同一構成のLSI(被試験デバイス)のロットをテストするにあたり、一のLSIのファンクションテストを実行テストレート1で行い、前記ファンクションテストの結果がパスの場合、次のLSIのファンクションテストを実行テストレート1で行い、フェイルの場合、実行テストレート2で再び前記一のLSIの再テストを行い、再テストがパスした場合、実行テストレート1を現在値に加算テストレートを加算した値に更新して次のLSIのファンクションテストを前記更新した実行テストレート1で行い、前記一のLSIの実行テストレート1、2によるファンクションテストがいずれもフェイルの場合、前記一のLSIを不良と判定する。 (もっと読む)


【課題】試験の信頼性を低下させることなく、試験時間を短縮する。
【解決手段】試験リスト保持部12は、被試験対象物に実施すべき複数の試験項目とその順番を規定した試験リストを保持する。対応テーブル保持部13は、各試験項目の結果値をランク分けし、各ランクと、省略または追加する試験項目とを対応付けたテーブルを保持する。試験結果値取得部22は、試験リストにしたがい実施された試験項目の試験結果値を取得する。ランク判定部23は、対応テーブル保持部13を参照して、試験結果値取得部22により取得された試験結果値をランク分けする。試験リスト管理部24は、ランク判定部23により決定されたランクに応じて試験リストの内容を適応的に変更する。 (もっと読む)


【課題】複数のメモリを備えた半導体集積回路において、IRドロップによる誤動作を回避しつつ、効率の良いメモリテストを実現すること。
【解決手段】半導体集積回路に含まれる複数のメモリのそれぞれを単体でテストした場合に消費される電流を参照し、該複数のメモリから同時にテストすべき複数のメモリを被テストメモリとして選択する工程と、前記複数の被テストメモリを同時にテストした場合に消費される総消費電流をシミュレーションにより生成する工程と、前記総消費電流および前記半導体集積回路のレイアウト情報に基づいて、前記半導体集積回路におけるIRドロップを算出する工程と、算出した電圧降下が所定の許容値以内であるか否かを判定する工程と、前記電圧降下が前記所定の許容値を超えた場合には、前記複数のメモリから同時にテストすべきメモリを再度選択し直す工程と、を含む。 (もっと読む)


【課題】テストアルゴリズムの変更無しでテスト実行部を任意に追加する機能を提供する。
【解決手段】半導体集積回路テスタのハードウェアに依存しない書式でテスト実行部記述ファイルを記載する。このテスト実行部記述ファイル102をテスタ実行書式変換部106がハードウェアに依存する形式に変換する。変換後のテスト実行部記述ファイル102‐2を受信したテストプログラムジェネレータ103は、これを解析し、テスト条件100とテストアルゴリズム101から生成したテストプログラム104の該当箇所にテスト実行部プログラムを挿入する。 (もっと読む)


【課題】 集積回路の検査精度を向上させることができる集積回路検査装置を提供する。
【解決手段】 集積回路検査装置1は、半導体基板21、及び半導体基板21の表面21a側に形成された回路部22を有する集積回路20を検査するための装置である。集積回路検査装置1は、集積回路20に照射される光Lを発生する光発生部3と、集積回路20に照射される光Lの波長幅を調整する波長幅調整部5,14と、集積回路20に照射される光Lの照射位置を調整する照射位置調整部8と、光発生部3からの光Lが半導体基板21の裏面21bを介して回路部22に照射されたときに、集積回路20からの光Lを検出する光検出部12と、を備えている。 (もっと読む)


【課題】簡単な構成で複数のチップに対して異なる試験を実施することはできるプローブカードを提供する。
【解決手段】本発明の一形態に係るプローブカードは、複数のチャネル11〜14から第1の試験を実行するための試験信号を伝送する第1の伝送路17が略集約され、半導体ウェハのチップ3に第1の試験を実行する第1の試験部21と、複数のチャネル11〜14から第2の試験を実行するための試験信号を伝送する第2の伝送路18が略集約され、半導体ウェハ3のチップ3aに第2の試験を実行する第2の試験部22と、を備える。 (もっと読む)


【課題】剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐアクチュエータの製造方法、およびアクチュエータを備えるスイッチ装置、スイッチ装置を備える試験装置を提供する。
【解決手段】基板上に絶縁材料で第1絶縁層を成膜する第1絶縁層成膜段階と、第1絶縁層をアニールする第1アニール段階と、第1絶縁層上に導電性材料で第1電極層を成膜する第1電極層成膜段階と、第1電極層上にゾルゲル材料を塗布してアニールすることにより、第1電極層上に第1圧電膜を成膜する第1圧電膜成膜段階と、第1圧電膜上に導電性材料で第2電極層を成膜する第2電極層成膜段階と、第2電極層上に絶縁材料で第2絶縁層を成膜する第2絶縁層成膜段階と、第2絶縁層をアニールする第2アニール段階と、を備える製造方法を提供する。 (もっと読む)


1 - 20 / 494