説明

Fターム[2G132AG00]の内容

電子回路の試験 (32,879) | 信号の印加に関するもの (2,293)

Fターム[2G132AG00]の下位に属するFターム

Fターム[2G132AG00]に分類される特許

1 - 20 / 31


【課題】 伝搬遅延時間の測定値が所定範囲外になる恐れがある配線が、外部のLSIテスタによって測定対象となっても、LSIテスタにエラー処理を実行させないようにできるプローブカードを提供する。
【解決手段】 プローブカードの少なくとも一部の配線はそれぞれ、自配線の一端に、投入された伝搬遅延時間測定用のパルス波形を、自配線の他端以外の箇所で反射させる反射箇所規定構造を有する。例えば、反射箇所規定構造を有する配線は、LSIテスタ寄りの配線部分と、DUT寄りの配線部分と、これらの配線部分間に介挿された、パルス波形の周波数成分に対し、各配線部分より高インピーダンスのフェライトビーズとを有し、LSIテスタ寄りの配線部分とフェライトビーズとの境界をパルス波形の反射箇所にしている。 (もっと読む)


【課題】 電源遮断機能を有する半導体装置において試験用パッドを設けることなく電源ショート試験の実施を可能にする。
【解決手段】 半導体装置は、回路ブロックと、第1電源線と回路ブロックに電源電圧を供給する第2電源線との間に設けられる第1スイッチと、第1電源線と第2電源線との間に設けられる第2スイッチとを備え、第1スイッチは、テストモード時にオンし、第2スイッチは、テストモード時にオフし、第2スイッチのオン/オフに応じて、通常動作モード時に、回路ブロックの動作状態がオン/オフする。 (もっと読む)


【課題】試験時間に大きな影響を与えることなく、校正により半導体試験の精度を向上させる。
【解決手段】試験対象の半導体デバイスにテスト信号を出力するための切替可能な複数の経路と、経路の切替を指示する設定命令ブロックとテスト信号出力を指示する信号出力命令ブロックとを含んだテストユニットを1または複数個備えたテストプログラムを実行する制御部と、テストプログラムのテストユニット実行中において、設定命令ブロックの実行後、信号出力命令ブロックの実行前に、設定命令ブロックで設定された経路における校正データを取得し、取得した校正データを用いて、信号出力命令ブロックに基づいて出力されるテスト信号の補正を行なう校正処理部とを備えた半導体試験装置。 (もっと読む)


【課題】試験の異常時において被試験デバイスへの電源供給を高速に遮断する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部と被試験デバイスとの間の経路上に直列に接続された複数の半導体スイッチと、被試験デバイスへの電圧の供給を遮断する場合において、複数の半導体スイッチをオフとする制御部と、を備える試験装置を提供する。 (もっと読む)


【課題】電流電圧のパルス特性を向上させて電流電圧のDC特性に近づける。
【解決手段】半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。ゲート電極およびゲート境界膜上に設けられた絶縁性の保護膜を更に備え、保護膜は、ゲート境界膜およびゲート絶縁膜とは別種の絶縁材料を含んでよい。 (もっと読む)


【課題】 高価なチップテスターを不用とし、また同時並列検査による被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果を得る。
【解決手段】 LSIチップ検査装置として、汎用パソコンと、被試験LSIチップが配設されるウエハと、前記ウエハパッドと平行な配線基板と、該配線基板上の通信手段と接続するメモリ付コンピュータと、前記メモリ付コンピュータ上に配列された電子デバイス付電気接続手段と、LSIチップ及び電子デバイス付電気接続手段のパッドに接触する第1及び第2の端子を有する垂直型プローブとを備えた。これにより、高価なチップテスターが不用になり、また同時並列検査によって被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果が得られる。 (もっと読む)


【課題】比較する遅延素子群の最小単位数を少なくすることができ、遅延素子のテスタの検査精度を向上することができる遅延素子のテスト制御装置を提供することを目的とする。
【解決手段】複数の遅延素子を直列接続した遅延回路13に設けられ、直列接続した遅延素子を等分数に分割しておき、等分数に分割した後のそれぞれの遅延素子群からの出力信号をセレクタ20により選択的に切り替えて出力し、選択された信号同士がなす差分量が所定の時間を超えるか否かを判定回路17により判定する。 (もっと読む)


【課題】高耐圧のスイッチ回路を提供する。
【解決手段】入力される切替信号に応じて2端子間を電気的に接続するか否かを切り替えるスイッチ回路であって、2端子間を電気的に接続するか否かを切り替える第1切替部と、入力電流に応じて第1切替部を制御する、第1切替部に対して電気的に絶縁された第1制御部と、第1制御部に入力電流を入力するか否かを切り替える第2切替部と、切替信号に応じて第2切替部を制御する、第2切替部に対して電気的に絶縁された第2制御部とを備えるスイッチ回路を提供する。 (もっと読む)


【課題】ユーザの使い勝手を向上することが可能な半導体試験装置を実現する。
【解決手段】異なる速度の低速レート信号と高速レート信号を用いて被試験対象デバイスの試験を行う半導体試験装置において、高速レート信号のレート長が設定されるレート長設定レジスタと、パターンプログラムに設定されている高速レート番号の組み合わせを抽出し、この組み合わせの中の1つの高速レート番号を調整レート番号に置き換え、低速レート信号のレート長の時間分解能に基づいて調整レート番号のレート長を算出して調整レート番号のレート長設定レジスタに設定する演算制御部とを備える。 (もっと読む)


【課題】集積回路デバイスの内部の電源容量を大きくすることなく、電流供給能力を高くする。
【解決手段】集積回路デバイスと、駆動電圧を発生して集積回路デバイスに供給する電圧供給部と、を備え、集積回路デバイスは、複数の回路と、複数の回路のうち対応する回路を駆動するための駆動電圧を外部から受け取る複数の電圧入力端子と、外部から受け取る駆動電圧の基準となる基準電圧を出力する基準端子とを有し、電圧供給部は、基準電圧を電力増幅した駆動電圧を発生する、装置を提供する。 (もっと読む)


【課題】不必要なセットエッジやリセットエッジの出力を抑制することにより、タイミン
グジェネレータ部におけるタイミング制約を緩和する。
【解決手段】第1の不要エッジ判別回路30は、第1のフォーマッタ10から入力される
第1の波形信号のラストステート情報と、第2のフォーマッタ50から入力されるフォー
マット情報およびデータ情報とに基づいて、隣接する第2のフォーマッタ50から第2の
波形信号の第1エッジの出力を許可するか否かを判別する。第1の不要エッジ判別回路3
0は、判別結果に基づくイネーブル信号Se1を生成して第2のフォーマッタ50に入力す
る。第2のフォーマッタ50は、入力されるイネーブル信号Se1と出力予定の第2の波形
信号との論理積をとり、この結果に応じて第2の波形信号の第1エッジの出力制御を行う
。イネーブル信号Se1が「off」の場合には第2の波形信号の第1エッジを出力しない制
御を行う。 (もっと読む)


【課題】試験の実施状況を容易に確認することができる試験装置を提供する。
【解決手段】複数の試験項目から実行対象として選択された1つ以上の試験項目を含む試験を、試験項目毎に、1つ以上の測定器用いて、被試験器に対して実行する試験実行手段と、選択された1つ以上の試験項目を含む試験画像を表示する試験項目表示手段と有する。試験項目表示手段は、試験画像に、複数の試験項目から実行対象として選択された1つ以上の試験項目と、複数の試験項目から実行対象として選択されなかった1つ以上の試験項目と、実行対象として選定された1つ以上の試験項目に付される予め決められた第1の印と、試験実行手段が実行中の試験項目に付され、予め決められた色を有する第2の印と、試験実行手段が実行中の試験項目における試験詳細情報と、試験実行手段が行う試験の進捗率とを表示する。 (もっと読む)


【課題】DUT内の様々な能動デバイスの応答についてのさらなる情報を非侵入的に得る。
【解決手段】DUT260をレーザプロービングするための装置及び方法が開示されている。システムは、DUTにおけるデバイスのレーザ電圧による画像化状態マッピングを可能にする。DUTが、能動デバイスに変調させるテスト信号240を受信している間に、DUTの選択領域が照射される。DUTから反射された光は収集され、電気信号に変換される。位相情報が電気信号から抽出され、その位相情報から前記選択領域と空間的に対応する2次元画像が生成される。 (もっと読む)


【課題】 汎用的なインタフェースを用いて容易に検査等を行うことができる自動検査システムを提供する。
【解決手段】 PC2は、特定識別情報を含む制御コマンドをマイコン13向けとし、特定識別情報を含まない制御コマンドをシンセ装置20向けとしてUSBコマンドを出力し、USB−シリアル変換治具4がシリアル信号に変換して恒温槽1内の治具基板10に出力すると、マイコン13は特定識別情報を含む制御コマンドに基づき、シンセ装置20の選択・電源供給、その他検査のための動作を行わせ、定識別情報を含まない制御コマンドは3ステートバッファ14を介してシンセ装置20に出力させ、制御結果のデータと検査結果のデータを負論理和回路11からUSB−シリアル変換治具4に出力自動検査システムである。 (もっと読む)


【課題】回路素子の経時劣化を考慮した回路劣化シミュレーションを実現する。
【解決手段】電流電圧特性の劣化を、回路を構成する各MOSFETのゲート電極に電圧源として組み込み、回路シミュレーションと劣化量計算により劣化量を算出し、その後の所定時間の変動を外挿により算出し、この作業を繰り返すことにより、長期間に亘る回路劣化シミュレーションを実施する。 (もっと読む)


【課題】組立工程前の半導体集積回路におけるレーザ光照射対象箇所に対する明瞭な画像を取得できるようにする手段を提供する。
【解決手段】半導体集積回路解析装置10は、半導体集積回路90へレーザ光を照射して発生した光誘起電流による場を場検出器によって検出するレーザ顕微鏡22を備え、レーザ21の波長は、半導体集積回路を構成する半導体を1光子励起するには不十分であって2光子励起するには十分である範囲の1.2μm以上であって、2.3μm以下である。 (もっと読む)


【課題】帰還回路を用いて負荷回路に供給する電流を制御して、負荷変動による誤差を生じない定電流回路並びにその定電流回路を備えた試験装置を提供する。
【解決手段】変換回路Roは、負荷回路90の入力端に接続される。演算増幅器12は、出力端には変換回路Roを介して負荷回路90が接続され、変換回路Roから出力される信号と、演算増幅器12の出力端から出力される出力信号とを帰還信号とする。補償抵抗Rcは、演算増幅器12の一方の入力端と基準電位VGに接続され、帰還信号により生じる誤差を補償する。 (もっと読む)


【課題】 電力不足を補い、電力を効率よく供給して、試験効率を高めることにある。
【解決手段】 電気的試験装置は、給電路を備える配線基板及び該配線基板の下側に配置されたセラミック基板であって、給電路に電気的に接続された発熱体を内部に備えるセラミック基板を含むプローブカードと、該プローブカードの上側に配置された板状部材及び配線基板を受けるカードホルダから選択される補助部材と、配線基板に配置された第1の接続部であって、給電路に電気的に接続された第1の端子を有する第1の接続部と、補助部材に配置された第2の接続部であって、第1の端子部に電気的に接続された第2の端子を有する第2の接続部と、第1及び第2の端子を介して電力消費部材に電力を供給する電力消費部材用電力源とを含む。第1及び第2の端子は、互いに上下の関係に位置されている。 (もっと読む)


【課題】複数の被試験デバイスの全ての端子に試験リソースを接続することなく、複数の被試験デバイスを同時に試験する。
【解決手段】同一の被試験デバイスを、複数個並行して試験する試験装置に、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部を備える。 (もっと読む)


【課題】制御装置によりレジスタへデータ設定を行なうのに要する時間を短縮することができるデータ転送技術を提供する。
【解決手段】複数のチャンネルを有する複数の半導体装置と、複数のレジスタを有し、これらのレジスタに設定されたデータを半導体装置へ転送するデータ転送制御部と、複数のレジスタへ順次データを設定する制御装置とを備えたシステムにおいて、前記複数のレジスタは、複数のチャンネルのそれぞれに対応したデータを設定するための複数の第1レジスタと、半導体装置の複数のチャンネルに共通のデータを設定するための第2レジスタと、を含み、第2レジスタは、複数の第1レジスタのそれぞれに対応して設けられた複数のダミーレジスタと、該複数のダミーレジスタに設定されたデータが転写される共通レジスタとを有し、ダミーレジスタはそれぞれ対応する第1レジスタと連続したアドレス領域に配置した。 (もっと読む)


1 - 20 / 31