説明

Fターム[2G132AJ00]の内容

電子回路の試験 (32,879) | 補助具 (179)

Fターム[2G132AJ00]の下位に属するFターム

Fターム[2G132AJ00]に分類される特許

1 - 20 / 20


【課題】信号測定のために測定対象の高周波回路基板に加える変更や改造等を抑制することができる信号測定用基板を提供する。
【解決手段】測定対象基板に接触させて測定対象基板から電気信号を受取る信号測定用基板を、測定対象基板との間の位置決めを行うための位置決め部と、当該信号測定用基板の表面に設けられ、前記測定対象基板上の信号パターンから誘導結合又は容量結合により電気信号を伝達される結合用パターンと、前記結合用パターンの一端に接続された信号コネクタと、前記結合用パターンの他端に接続された終端抵抗とを備えるように構成する。 (もっと読む)


【課題】本発明の目的は、正確に挿し込んでも間違って挿し込んでも全て正常に使用できるマザーボード用デバッグカードを提供することである。
【解決手段】本発明のマザーボード用デバッグカードは、マザーボードの拡張スロットに電気的に接続されるコネクターと、前記マザーボードの故障をテストするテスティング回路と、前記コネクターと前記テスティング回路との間に接続される切り替え回路と、前記コネクター、前記切り替え回路及び前記テスティング回路に接続されて、前記コネクター及び前記拡張スロットによって、前記マザーボードの電圧を前記切り替え回路及び前記テスティング回路に提供して作動電圧とする駆動回路と、を備え、前記コネクターの接地ピンが受ける電圧が低レベルであるか又は高レベルであるかによって、前記コネクターと前記テスティング回路との間の対応するデータ伝送チャンネルを選択する。 (もっと読む)


【課題】ノイズ減衰の効果を損なうことなく、低コストで、半導体装置の電気的測定のテスト時間を短縮する。
【解決手段】半導体テスタ2に設けられた電源回路4は、動作電源として半導体装置DUTに供給する電源電圧VCC、電源電圧VCCと略同じ電圧レベルの電源電圧VCC1を生成する。半導体装置DUTが搭載されるテスト用ボード3には、電源電圧VCCのノイズを除去するコンデンサ5,6を有している。470μF程度の静電容量値を有するコンデンサ5は、電源電圧VCCが接続される電源ライン7と電源回路4が生成する電源電圧VCC1が接続される電源ライン8との間にそれぞれ接続されている。コンデンサ5をACカップリング接続することにより、コンデンサ5の充放電時間をキャンセルしながら、電源電圧VCCに印加されるノイズを除去する。 (もっと読む)


【課題】アダプタ基板を用いたIC及びマザーボードの間の入出力信号の計測方法であって、パッドの近傍に部品が存在している場合においても、アダプタ基板を実装することができるための手段を得る。
【解決手段】マザーボードとアダプタ基板とのとの間に測定すべきICと同じ大きさの中継基板を配置させる。また、中継基板を多層構造とし、中継基板の内層を電源層及びグラウンド層の組とする。 (もっと読む)


【課題】信号端子の接続部から出る電磁波に起因するクロストークを低減する。
【解決手段】グランド端子4は、筒状本体41を有している。信号端子3は、筒状本体41の内側に配置される端子本体31と、端子本体31の端部から伸びる接続板部34とを有している。また、グランド端子4は、筒状本体41の縁における互いに異なる位置からそれぞれ伸び、信号端子3の接続板部34を囲むように配置された、少なくとも3つの接続板部43,44を有している。 (もっと読む)


【課題】ADC回路を有した半導体装置を低コストで試験可能な、半導体試験モジュールを提供する。
【解決手段】アナログ入力信号を生成し、ADC回路5aを具備した測定対象の半導体装置5に入力するアナログ入力信号生成部2と、ADC回路5aの変換結果を格納する変換結果格納部3と、変換結果からADC回路5aの良否判定を行う判定部4とを、半導体装置5とともに、外部のテスタ11と接続した試験ボード10上に搭載する。 (もっと読む)


【課題】MCP製品の異なる品種のメモリ部の電気的特性を測定することができるMCP製品用異品種部測定ボードを提供することを目的とする。
【解決手段】MCP製品の第一メモリ部および第二メモリ部の電気的特性の検査を行う際に用いるMCP製品用異品種部測定ボード13であって、前記MCP製品を収容する第一メモリ部測定用ソケット15と第二メモリ部測定用ソケット16とを有しており、前記第一メモリ部測定用ソケット15には前記MCP製品の第一メモリ部用端子と接続される第一メモリ部測定用ソケット端子25が具備され、前記第二メモリ部測定用ソケット16には前記MCP製品の第二メモリ部用端子と接続される第二メモリ部測定用ソケット端子26が具備され、前記第一メモリ部測定用ソケット端子25と前記第二メモリ部測定用ソケット端子26とが結線されているMCP製品用異品種部測定ボード13を用いることにより、上記課題を解決できる。 (もっと読む)


【課題】簡単な構成でデバイスの回路規模を増やすことなく試験を行うことが可能な被試験装置の試験方法を提供する。
【解決手段】ランスミッタ端子tx及びレシーバ端子rxを具備した被試験装置であるLSIチップ11の上方に、伝送線路22を有する部材20を配置し伝送線路22を介してトランスミッタ端子txレシーバ端子rxとを電気的に接続させて、トランスミッタ端子txとレシーバ端子rxとを電気的に接続した状態で、LSIチップ11を試験する。 (もっと読む)


【課題】高精度のタイミング調整が可能であり、且つ短時間でタイミング調整を行うことができる半導体試験装置及びその調整方法を提供する。
【解決手段】半導体試験装置1は、半導体試験装置本体2、複数の交換可能な調整用治具3a、及び切替装置4を備える。上記の半導体試験装置本体2は、被試験デバイスの信号入力ピンに与える信号を出力する複数のドライバピンブロック11a〜11nと、被試験デバイスの信号入出力ピンに与える信号を出力するとともに信号入出力ピンから出力される信号を測定する複数のIOピンブロック12a〜12nとを備える。上記の調整用治具3aは、ドライバピンブロック11a〜11nの信号出力端子34a〜34n並びにIOピンブロック12a〜12nの信号出力端子44a〜44n及び及び信号入力端子45a〜45nを所定の接続状態にする。 (もっと読む)


【課題】形状の異なる複数の基板の検査に対して、即座にその基板の形状に対応することができる基板保持装置を提供する。
【解決手段】この基板保持装置1は、基台部材2と、X方向に沿って互いに近接離反変位可能に備えられた第1及び第2の可動保持部材3,4と、Y方向に沿って互いに近接離反変位可能に備えられた第3及び第4の可動保持部材5,6と、第1及び第3の可動保持部材3,5の位置を調節する第1及び第2の位置調節機構7,8と、第2及び第4の可動保持部材4,6を対向する第1及び第3の可動保持部材3,5側に付勢する第1及び第2の付勢機構9,10と、第2及び第4の可動保持部材4,6を、第1及び第2の付勢機構9,10の付勢力に抗して第1及び第3の可動保持部材3,5から離反する方向に駆動する第1及び第2の駆動機構11,12とを備える。 (もっと読む)


【課題】コネクタの接続を容易に行いながら、ロードボード側コネクタに位置ずれが発生しても、ロードボードと検査装置の電気的な接続を維持することを目的とする。
【解決手段】検査装置側のコネクタ3に、検査装置側のコネクタ3との間に隙間を設けた規制治具8と、ロードボード側コネクタの位置にあわせ、検査装置側コネクタ3の位置を誘導するガイド斜面31を備えることにより、隙間の分だけコネクタ3が稼動可能な状態で検査装置1に検査装置側のコネクタ3を固定できるため、コネクタ3の接続を容易に行いながら、ロードボード側コネクタに位置ずれが発生しても、ロードボードと検査装置1の電気的な接続を維持することができる。 (もっと読む)


【課題】 検査対象物の破損を防止しかつ組み立てを容易とすること。
【解決手段】 検査対象物41と基板11とを接続するコネクタ15と、該コネクタ15を保持するインナーフレーム17と、該インナーフレーム17にスライド可能に保持されるプッシャー19と、ベース21と、該ベース21に回転自在に保持され前記プッシャー19を押圧操作する操作部材23と、前記プッシャー19を常時付勢する弾性部材33とを有し、前記操作部材23はシャフト31を有し、前記プッシャー19はシャフト31を介して前記操作部材23に揺動自在に保持される。 (もっと読む)


【課題】 熱変形によるプローブ位置の変位が小さい簡単な構造のカードホルダの実現。
【解決手段】 プローブカード24を取り付けるカードホルダ23であって、カードホルダ23をプローバ10に固定するための略環状の周辺部分51と、周辺部分の内側の、プローブカードが取り付けられる略環状の薄い板状部分52と、板状部分の中心に設けられ、プローブカードのプローブが設けられた部分が配置される穴53と、周辺部分と板状部分の間の、被検査物Wが配置されるのと反対側の表面に設けられた略環状の溝54と、を備える。 (もっと読む)


【課題】 ソケットに設けられるコンタクトピンの数を削減することによって、ソケットおよびバーンインボードを低価格化して、安価な半導体装置を製造する方法を提供する。また、半田ボールに形成される接触痕を低減して、外観検査工程での測定誤差を小さくすることのできる半導体装置の製造方法を提供する。
【解決手段】 バーンイン回路5に入力されたバーンイン入力信号6は、セレクタ7を通って内部回路8に伝達される。セレクタ7は、バーイン回路5からの制御信号9によって、バーンイン入力信号6と、内部回路を動作させる入力信号10とのいずれか一方を選択する。バーンイン試験では、出力信号11の一部をモニターすることによって、内部回路8の劣化の状態が判定される。 (もっと読む)


【課題】 動作することによって発熱する複数の被試験体の温度のばらつきを抑制することによって試験条件を揃え、バーンイン試験およびエージング試験の信頼性を向上させることができるバーンイン装置を提供する。
【解決手段】 保持手段4に保持される各半導体レーザ素子2の放熱部58は、ヒートシンク5に接触するので、各半導体レーザ素子2が動作することによって発生する熱は、ヒートシンク5に伝達される。ヒートパイプ6は、保持手段4によって保持される各半導体レーザ素子2の配列方向に沿ってヒートシンク5に設けられ、ヒートシンク5に熱を伝達し、かつヒートシンク5から熱が伝達されるので、各半導体レーザ素子2の配列方向に沿ってヒートシンク5の温度のばらつきを抑制することができ、これによって各半導体レーザ素子2の温度のばらつきを抑制することができる。 (もっと読む)


【課題】 検査装置の簡素化及び効率化で低コストの検査を実現する。
【解決手段】 メモリチップ104及びメモリ以外のLSIチップ102を集積したSIP品種の半導体装置100の電気的特性を検査するSIPテスタシステム300であって、LSIチップ102の検査を行うLSIテスタ230と、LSIテスタ230からの制御に基づいてメモリチップ104の検査を行い、検査結果をLSIテスタ230に送出するメモリBOSTコントローラ220とを備える。 (もっと読む)


【課題】 論理シミュレーション及び故障シミュレーションを行わず、半導体集積回路の良品/不良品の判定を簡易に行うことを可能にする。
【解決手段】 抵抗ユニット3の抵抗器の各々を、DUT1の出力端子と電圧印加回路5との間にそれぞれ選択的に接続し、DUT1の入力端子に所定の動作パターン信号を入力する。この入力によって、前記接続された各抵抗器にそれぞれ流れる電流量の総和を、電流測定回路4で所定の動作パターン信号の動作ブロックごとに測定する。LSIテスタ8は、この電流測定回路4で測定された電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されているDUT1と同一機能を持った良品サンプルをDUT1の代わりにして、電流測定回路4で測定された動作ブロックごとの電流量の総和の正常値と比較する。 (もっと読む)


【課題】 バーンインボードが大型化すると被検査半導体集積回路に所要の電源
電圧が供給できなくなり、適正なバーンインテストができない。
【解決手段】 本発明になるバーンインテストボードは、複数の被検査半導体集
積回路を実装するICソケットと電子部品を搭載する多層プリント配線板でなる
バーンインテストボードにおいて、前記被検査半導体集積回路の所要の電源電圧
より高い電圧の供給を受けて、この所要の電源電圧に変換する電圧変換部を有し
、この電圧変換部は前記被検査半導体集積回路ごとに設けることを特徴とするも
のである。 (もっと読む)


【課題】 多層プリント基板の設計に際し、埋め込み部品を持つ場合、埋め込み部品に必要なテストポイントを漏れなく設定することのできるテストポイント設定方式を提供する。
【解決手段】多層プリント基板を構成しているすべての構成要素に関してあらかじめ用意されているデータファイルを参照して構成要素の配置面が内層となる部品の接続端子をすべて抽出することにより埋め込み部品端子テーブルの作成処理を実行するステップ1aと、作成された埋め込み部品端子テーブルから最初の構成要素となる接続端子名を選択するステップ1bと、選択された接続端子名に対するテストポイント検索処埋を実行するステップ1cと、検索処理の結果についてテストポイント設定が可能かの判定を行うステップ1dと、テストポイント設定が可能と判定された場合にテストポイント設定処理1eを実行し、設定されたテストポイントをテストポイントリストとして出力するステップと含む。 (もっと読む)



1 - 20 / 20