説明

Fターム[2H079DA16]の内容

光の変調 (22,262) | 材料 (2,921) | 制御本体 (2,265) | 半導体材料 (484)

Fターム[2H079DA16]に分類される特許

1 - 20 / 484


【課題】分散ペナルティを小さく抑えること。
【解決手段】本発明は、2つの出力光導波路38a、38bに第2MMI34を介して接続する2つの光導波路32a、32bを有するマッハツェンダ型光変調器10と、2つの光導波路を伝搬する光を変調させる変調信号を2つの光導波路夫々に設けられた変調用電極42に差動信号として出力する駆動回路14と、2つの光導波路夫々に設けられた位相調整用電極40に出力する第1の位相制御信号を制御して、2つの光導波路を伝搬する光の位相を調整する位相調整回路12と、2つの光導波路夫々に設けられた位相シフト用電極54に出力する第2の位相制御信号を切替えて、2つの光導波路を伝搬する光の位相を変化させる位相シフト制御回路50と、差動信号の極性を反転させる信号極性反転回路52と、を備える光変調装置である。 (もっと読む)


【課題】半導体光素子の消費電力を小さくする。
【解決手段】第1クラッド層4と第2クラッド層6と前記第1クラッド層と前記第2クラッド層に挟まれた光導波層8とを有し、前記光導波層は第1半導体層10と前記第1半導体層上に設けられ一方向に延在する第2半導体層12と前記第2半導体層の上面を覆う第3半導体層13を有し、前記第1半導体層は前記第2半導体層の片側に設けられたn型領域14と前記第2半導体層の反対側に設けられたp型領域16と前記n型領域と前記p型領域の間に設けられたi型領域18とを有し、前記第2半導体層は前記第1半導体層および前記第3半導体層より狭いバンドギャップを有する。 (もっと読む)


【課題】光利用効率が高く、複雑な製造プロセスが不要な半導体短パルス発生装置、テラヘルツ波発生装置、カメラ、イメージング装置及び計測装置を提供すること。
【解決手段】光パルスを発生する光パルス発生部2と、光パルス発生部2で発生した光パルスに対し、可飽和吸収に基づくパルス圧縮を行う第1のパルス圧縮部3と、第1のパルス圧縮部3でパルス圧縮がなされた光パルスに対し、群速度分散補償に基づくパルス圧縮を行う第2のパルス圧縮部5と、第1のパルス圧縮部3の前段、または第1のパルス圧縮部3と第2のパルス圧縮部5との間に設けられ、光パルスを増幅する増幅部4と、を有し、光パルス発生部2がスーパールミネッセントダイオードである。 (もっと読む)


【課題】電界吸収型光変調器に供給する駆動信号の直流電圧可変に伴う駆動信号波形の劣化を防止する。
【解決手段】電圧連動可変手段30は、ドライバ回路25の終段トランジスタTRの出力用の特定端子の直流電圧と他の端子の直流電圧とを、同一方向に連動可変させて、終段トランジスタTRの動作点の変動を抑制しつつ、電界吸収型光変調器1に与える駆動信号Dの直流電圧を変化させて、駆動信号Dの直流電圧可変に伴う駆動信号波形の劣化を防止し、波形劣化の無い変調光を出力させる。 (もっと読む)


【課題】井戸層数、変調器長を変化させないまま消光比を増大することができる光半導体装置の制御方法を提供する。
【解決手段】半導体混晶からなる基板と、前記基板の上に形成される、量子井戸層、バリア層を含む多重量子井戸構造の活性部と、前記活性部の上下をそれぞれ覆う上下クラッド部とを有し、前記上クラッド部の一部をエッチングし、光波長程度の幅のリッジメサ部をもつ、リッジ導波路構造を作製し、前記リッジメサ部の両脇を熱伝導率の小さい有機材料で埋め込んだ構成の電界吸収型光変調器と、注入電流により光を出力する半導体レーザと、前記半導体レーザと前記電界吸収型光変調器との間に設けられ、前記半導体レーザから出力された光が導波する光導波装置とを具備する光半導体装置の制御方法であって、前記電界吸収型光変調器の消光比を、前記半導体レーザへの注入電流を変化させることにより制御するものとする。 (もっと読む)


【課題】外部要因の変動によらず、光出力波形を維持することである。
【解決手段】光送信機は、EA変調器と、フォトカレント検出回路と、変調器駆動回路と、CPUとを有する。EA変調器は、入力された信号を光信号に変換して出力する。フォトカレント検出回路は、EA変調器における光吸収電流(フォトカレント)を検出する。変調器駆動回路は、EA変調器を制御する。CPUは、フォトカレント検出回路により検出された上記光吸収電流に基づき、変調器駆動回路に印加する電圧を算出する。 (もっと読む)


【課題】入力された光信号の光入力パワーを効率よく利用して、ミリ波・テラヘルツ波の電磁波を発生させることを可能とする。
【解決手段】1つの基板上に、3dBカプラ13、位相シフタ16、フォトダイオード17,18、および高周波線路19を形成し、3dBカプラ13により、周波数の異なる2つの入力光信号S11,S12を合波して得られた光ビート信号S14,S15の位相が同相となるよう、光ビート信号S14,S15のうちの一方、例えば光ビート信号S14の位相を位相シフタ16により調整し、得られた光ビート信号S16と光ビート信号S14とをそれぞれ、フォトダイオード17,18でOE変換し、得られた電気信号S17,S18を高周波線路19で電力合成して出力する。 (もっと読む)


【課題】回路構成の簡素化およびサイズ削減を実現する。
【解決手段】基板上に形成されて、入力光信号をN個(Nは2以上の整数)の光信号に分岐して出力する光スプリッタと、光スプリッタから出力された光信号ごとに基板上に形成されて、光の波長により位相変化量が異なる位相変調特性に基づいて、当該光信号の位相を調整して出力するN個の光位相変調器とを備える。 (もっと読む)


【課題】ハイメサ光導波路においてハイメサの機械的強度が弱くなりプロセス中に折れやすくなる。
【解決手段】光デバイスであって、基板と、前記基板側から順に配置された第1の下側クラッド層部と、コア層部と、第1の上側クラッド層部と、を含むメサ、を備える第1の光導波路と、前記基板上に積層されるとともに、前記第1の光導波路を形成する際のエッチングを停止させる第1のエッチストップ層と、を有し、前記第1の光導波路は、前記第1のエッチストップ層上に積層されていることを特徴とする。 (もっと読む)


【課題】材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようにする。
【解決手段】第1半導体層102は、第1導電型のシリコンから構成され、第2半導体層106は、第2導電型のシリコンから構成されている。また、第1障壁層103は、第1組成のシリコンゲルマニウムから構成されている。また、量子構造層104は、第1組成よりゲルマニウムの組成比が大きい第2組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えている。また、第2障壁層105は、第2組成よりゲルマニウムの組成比が小さい第3組成のシリコンゲルマニウムから構成されている。 (もっと読む)


【課題】温度調節手段を用いることなく比較的長波長帯でも長距離伝送が可能な半導体レーザモジュールを提供すること。
【解決手段】半導体レーザ部と、該半導体レーザ部の出力側に配置される電界吸収型変調部と、が形成されるレーザ素子と、該レーザ素子を内部に収容する筒状の筐体と、を含む半導体光モジュールであって、前記電界吸収型変調部は、光導波路層を含むとともに上下に電極が配置されるメサ構造と、該光導波路の両側部に隣接して配置される半絶縁半導体からなる埋め込み層と、を含み、前記埋め込み層は、鉄が不純物として添加されたインジウム燐により構成され、リン酸トリブチルを燐の原料とした埋め込み成長法により形成されたり、不純物としてルテニウムが添加されたりする。或いは、前記メサ構造の最上層は、炭素が不純物として添加された半導体により構成され、上側の前記電極に接触する。 (もっと読む)


【課題】 アームの光学特性を得ることができる光干渉素子の測定方法を提供する。
【解決手段】 光干渉素子の測定方法は、入力カプラと、前記入力カプラに接続された第1および第2の半導体アームと、前記第1および第2の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第1の半導体アームを光透過状態にせしめた後に前記第2の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第1の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第2の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。 (もっと読む)


【課題】 光干渉素子の干渉特性の調整を行うことなく、光干渉素子に入力される入力光の特性を精度よく測定することができる、光干渉素子の入力光の特性測定方法を提供する。
【解決手段】 光干渉素子の入力光の特性測定方法は、入力カプラと、前記入力カプラに接続された複数の半導体アームと、前記半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の入力光の特性測定方法であって、前記複数の半導体アームのうち、1つを除く他のすべての半導体アームに光吸収特性を生じさせる制御を行う第1ステップと、前記第1ステップの後に、前記出力カプラから出力される前記入力光の特性を測定する第2ステップと、を含むことを特徴とする。 (もっと読む)


【課題】 負チャープを生じさせるマッハツェンダ干渉素子において、消光比のチューニングを容易にする。
【解決手段】 マッハツェンダ干渉素子は、入力カプラと、前記入力カプラに接続された第1および第2の半導体アームと、前記第1および第2の半導体アームの出力を干渉させる出力カプラと、前記第1の半導体アームに設けられた第1位相制御電極、第1変調電極、および補助電極と、前記第2の半導体アームに設けられた第2位相制御電極および第2変調電極と、を備え、前記第2変調電極の電極実効長は、前記第1変調電極の電極実効長よりも大きいことを特徴とする。 (もっと読む)


【課題】 光干渉素子のクロスポイントチューニングを行うことなく、光デバイスの位置決めを行うことができる、光デバイスの位置決め方法を提供する。
【解決手段】 光デバイスの位置決め方法は、入力カプラと、前記入力カプラに接続された複数の半導体アームと、前記半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子において、前記複数の半導体アームのうち、1つを除く他のすべての半導体アームに光吸収特性を生じさせる制御を行う第1ステップと、前記第1ステップの後に、前記出力カプラから出力される前記入力光を測定しつつ、前記光干渉素子と光結合する光デバイスの位置決めを行う第2ステップと、を含むことを特徴とする。 (もっと読む)


【課題】P型領域とN型領域との間の電圧印加により位相を変調させる際の応答速度を高めることができる光変調器を提供する。
【解決手段】光導波路素子1が位相変調部に用いられた光変調器。光導波領域4は、光の導波方向に沿って延在する厚板部3と、厚板部3の幅方向一方側および他方側にある薄板部2(2A、2B)とを有する。光導波領域4は、厚板部3にてP型領域5とN型領域6とに分離されている。P型領域5とN型領域6の薄板部2A、2Bには、それぞれ電圧印加用の電極7A、7Bが接続されている。薄板部2A、2Bの厚さは80〜110nmとされる。 (もっと読む)


【課題】メサ構造の側面からの樹脂の剥離を抑制できる光半導体素子の製造方法を提供する。
【解決手段】光導波路層11、クラッド層12、コンタクト層13、及びキャップ層17を半導体基板2上に順次成長させる。エッチングマスク70をキャップ層17上に形成し、キャップ層17に対してウェットエッチングを行う。少なくともコンタクト層13及びクラッド層12に対してドライエッチングを行い、メサ構造14を形成する。メサ構造14を覆う絶縁膜15を形成する。半導体基板2上に樹脂を塗布することにより、メサ構造14を誘電体樹脂層9によって埋め込む。メサ構造14上の誘電体樹脂層9及び絶縁膜15に対してエッチングを行い、キャップ層17を露出させる。キャップ層17を除去したのち、メサ構造14上に電極50を形成する。 (もっと読む)


【課題】周波数間隔が等しく且つ強度が一定で平坦な光サブキャリアを生成することができ、且つ、装置構成が簡易で装置規模が小さい光サブキャリア生成器を提供する。
【解決手段】非線形な位相−電圧特性を有する光位相変調部25,26を備えたマッハツェンダ型光変調器20と、CW光源31と、光位相変調部25,26に同一振幅電圧Vmの正弦波電圧信号を印加する正弦波電気信号源32と、光位相変調部25に直流バイアス電圧Vb1を印加する直流電圧源33と、光位相変調部26に直流バイアス電圧Vb2を印加する第2の直流電圧源34とを有し、且つ、これらの電圧の大小関係がVb1>Vb2≧Vmであり、光位相変調部25,26のそれぞれを、同一振幅電圧Vmの正弦波電圧信号と互いに異なる直流バイアス電圧Vb1,Vb2とで駆動して、光位相変調振幅を制御することにより、光位相変調部25,26間で非対称に光位相変調を行う構成とする。 (もっと読む)


【課題】樹脂上の絶縁膜におけるクラックの発生を抑制することができる光半導体素子の製造方法を提供する。
【解決手段】メサ構造14が主面2a上に形成された半導体基板2の主面2a上に樹脂を塗布し、メサ構造14を誘電体樹脂層9によって埋め込む。メサ構造14上の誘電体樹脂層9に対してエッチングを行い、誘電体樹脂層9に開口9aを形成することによりコンタクト層13を露出させる。コンタクト層13及び誘電体樹脂層9を覆う絶縁膜16を形成する。メサ構造14上の絶縁膜16に対してエッチングを行い、絶縁膜16に開口16aを形成することによりコンタクト層13を再び露出させる。このとき、開口16aの一端部16cは、主部16bと比べて幅広の部分を有する。その後、メサ構造14上に電極50を形成する。 (もっと読む)


【課題】絶縁層のクラックの発生を防止することが可能な光半導体素子の製造方法を提供する。
【解決手段】光半導体素子の製造方法は、半導体メサ16を埋め込む埋め込み樹脂領域18aを形成する工程(S6)と、第2絶縁層19a及びレジストマスク21を形成する工程(S8)と、レジストマスク21を用いてエッチングして開口25を形成する工程(S9)と、レジストマスク21を除去した後に、半導体メサ16の上面16s及び第2絶縁層19aの上に導電層26を形成する工程(S12)と、第2絶縁層19aを除去することにより第2絶縁層19aの上の導電層26bをリフトオフして半導体メサ16の上面16sに電極27を形成する工程(S13)と、電極27を熱処理する工程(S14)と、埋め込み樹脂領域18aの上に第3絶縁層28を形成する工程(S15)とを備える。 (もっと読む)


1 - 20 / 484