【課題】高い電界効果移動度を有し、しきい値電圧のばらつきが小さく、かつ高い信頼性を有する酸化物半導体を用いたトランジスタを有する半導体装置を提供する。
【解決手段】加熱処理により酸素を放出する絶縁体基板と、該絶縁体基板上に設けられた酸化物半導体膜と、を有し、該酸化物半導体膜にチャネルが形成されるトランジスタを有する半導体装置である。加熱処理により酸素を放出する絶縁体基板は、絶縁体基板の少なくとも酸化物半導体膜が設けられる側に、酸素イオン注入を行うことで作製することができる。 （もっと読む）

【課題】 アクティブマトリクス基板の特性の向上、及び、白黒表示間のコントラストが向上した液晶表示装置を提供する。
【解決手段】 マトリクス状に配置された画素電極と、行方向に隣接する２つの画素電極の両方と重畳して配置された列方向に伸びるソース配線と、ソース配線と交差して配置された行方向に伸びる保持容量配線とを備えるアクティブマトリクス基板であって、上記画素電極、ソース配線及び保持容量配線は、絶縁膜を介してそれぞれ異なる層に形成されており、上記ソース配線は、行方向に隣接する２つの画素電極下にそれぞれ屈曲点を有し、かつ、行方向に隣接する２つの画素電極の間隙を横切る横断部を有し、上記保持容量配線は、行方向に隣接する２つの画素電極の間隙と重畳して配置された列方向に伸びる延伸部を有し、上記ソース配線は、実質的に保持容量配線との交差点でのみ保持容量配線と重畳しているアクティブマトリクス基板。 （もっと読む）

【課題】広い視野角を有しており、かつ従来と比べて製造コストが低い液晶表示装置を提供する。
【解決手段】下地絶縁膜１０１上に形成され、トランジスタのソース１０２ｄ、チャネル領域１０２ｃ、及びドレイン１０２ｂが形成された島状の第１の半導体膜１０２と、ソース１０２ｄ又はドレイン１０２ｂとなる第１の半導体膜１０２と同一の材料から構成され、下地絶縁膜１０１上に形成された第１の電極１０２ｃと、第１の電極１０２ｃの上方に形成され、第１の開口パターン１１２を有する第２の電極１０８と、第２の電極１０８の上方に配置された液晶１１０とを具備する。 （もっと読む）

【課題】黒レベルを表示するときの液晶表示装置のディスクリネーション及び光漏れとい
った液晶の配向不良を低減でき、コントラストが高く、視認性の良い液晶表示装置を提供
することを課題とする。
【解決手段】画素電極２０３ａ〜２０３ｂの一部を凸部２０４に重なり合うように形成す
る。凸部の高さが高すぎると、液晶が基板面に対し斜めに配向することによるため、光漏
れが増える（図１（ｃ））。凸部の高さが低いと、ディスクリネーションを減らす効果が
低い。そこで最適な凸部の高さを決定する。 （もっと読む）

【課題】動作性能および信頼性の高い液晶表示装置を提供する。
【解決手段】トランジスタ上に第１の絶縁膜を有し、第１の絶縁膜上に第１及び第２の配線を有し、第１及び第２の配線上に第２の絶縁膜を有し、第２の絶縁膜上に電極を有し、電極上に第３の絶縁膜を有し、第３の絶縁膜上に画素電極を有し、画素電極は、電極と重なる第１の領域と、電極と重ならない第２の領域と、を有し、画素電極は、第１の配線に電気的に接続されており、第１の配線は、トランジスタのソース又はドレインの一方と電気的に接続されており、電極は、画素部の外側において前記第２の配線と電気的に接続されている。 （もっと読む）

【課題】タッチセンシング基板及びその製造方法を提供する。
【解決手段】第１光センシング素子は、ベース基板上に配置され、第１の光によって動作し、第１ゲート電極、第１ゲート電極と重なる第１アクティブパターン、第１アクティブパターンと部分的に重なる第１ソース電極、及び第１ドレーン電極を含む。第２光センシング素子は、ベース基板上に配置され、第２の光により動作し、第２ゲート電極、第２ゲート電極と重なる第１アクティブパターンと異なった物質を含む第２アクティブパターン、第２アクティブパターンと部分的に重なる第２ソース電極、及び第２ドレーン電極を含む。第１バイアス配線は、第１及び第２ゲート電極から延長されて第１及び第２ゲート電極と接続される。ソース及びドレーン電極がソース及びドレーン接続電極によりコンタクトホールを通じて接続されることによって、ソース及びドレーン電極のショート不良を防止することができる。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】 表示品位の低下を抑制できる液晶表示装置を提供する。
【解決手段】 本発明の液晶表示装置１は、画素電極218と共通電極216とは、平面視してＸ方向に沿って交互に配置されており、絶縁部材217は、画素電極218側の第１面217ａ
と、第１基体21の第１主面21ａ側の、Ｘ方向における両端が第１面217ａの両端に比べて
内側に位置している第２面217ｂとを有しており、画素電極218は、絶縁部材217の第１面217ａを被覆しているとともに、平面視してＸ方向における両端部が隣り合う共通電極216
に重なっていることを特徴とする。 （もっと読む）

【課題】液晶表示装置の消費電力を低減すること及び表示の劣化を抑制すること。また、温度などの外部因子による表示の劣化を抑制すること。
【解決手段】各画素に設けられるトランジスタとして、チャネル形成領域が酸化物半導体層によって構成されるトランジスタを適用する。なお、当該酸化物半導体層を高純度化することで、当該トランジスタの室温におけるオフ電流値を１０ａＡ／μｍ以下且つ８５℃におけるオフ電流値を１００ａＡ／μｍ以下とすることが可能である。そのため、液晶表示装置の消費電力を低減すること及び表示の劣化を抑制することが可能になる。また、上述したように当該トランジスタは、８５℃という高温においてもオフ電流値を１００ａＡ／μｍ以下とすることが可能である。そのため、温度などの外部因子による液晶表示装置の表示の劣化を抑制することができる。 （もっと読む）

【課題】半導体装置でパシベーション膜として一般的に使用されている減圧ＣＶＤ法による窒化シリコン膜は、膜厚の１０％程度のばらつきが生じるので、これを反射型液晶パネルに用いると、パシベーション膜の膜厚のばらつきによって反射率が大きく変化したり、液晶の屈折率が変動したりするという不具合がある。
【解決手段】基板（１）上に反射電極（１４）がマトリックス状に形成されるとともに各反射電極に対応して各々トランジスタが形成され、前記トランジスタを介して前記反射電極に電圧が印加されるように構成された液晶パネル用基板において、パシベーション膜（１７）として、膜厚が５００〜２０００オングストロームの酸化シリコン膜を使用し、入射光の波長に応じて膜厚を適当な値に設定するようにした。 （もっと読む）

【課題】簡単な構成で放電による回路構成の損傷を防止できる反射型液晶パネルの製造方法を提供する。
【解決手段】ＭＯＳ−ＦＥＴアレイ回路および画素電極が積層された積層領域３１７Ｃを含む表示素子部３１７が一面に複数配列形成され、隣り合う周縁電極３１７Ｂが離間する素子側マザー基板と、この素子側マザー基板の一面に対向配置され、素子側マザー基板の一面に対向する対向面に透明電極が設けられた対向側マザー基板と、を用い、素子側マザー基板の周縁電極３１７Ｂは、外周縁から隣接する他の周縁電極３１７Ｂに向けて突出し先端に向けて幅狭となる放電誘発部３１７Ｅを有する。 （もっと読む）

【課題】ＭＯＳ−ＦＥＴアレイ回路の損傷を防止でき、製品の歩留まりを向上できる反射型液晶パネルを提供する。
【解決手段】一面にＭＯＳ−ＦＥＴアレイ回路およびこのＭＯＳ−ＦＥＴアレイ回路上配置された反射電極の延在部３１７Ｂ（導通部３１９）を含む表示素子部３１７が設けられた素子基板と、この素子基板の一面に対向配置され、素子基板の一面に対向する対向面に透明電極が形成された対向基板と、素子基板と対向基板との間に、表示素子部３１７を囲んで環状に設けられたシール材３４０と、このシール材３４０で囲まれた領域内に封入された液晶と、を備え、素子基板の外周縁の位置においては、シール材３４０がＭＯＳ−ＦＥＴアレイ回路が積層する延在部３１７Ｂ（導通部３１９）に積層しない。 （もっと読む）

【課題】表示装置の消費電力を低減し、且つ表示品質の低下を抑制すること。
【解決手段】表示装置の各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用する。なお、当該酸化物半導体層を高純度化することで、当該トランジスタのオフ電流を少なくすることが可能である。そのため、当該トランジスタのオフ電流によるデータ信号の値の変動を抑制することができる。すなわち、当該トランジスタが設けられた画素へのデータ信号の書き込み頻度を低減した場合（休止期間が長期化した場合）における表示の劣化（変化）を抑制することができる。加えて、休止期間において信号線に供給される交流の駆動信号の周波数を低減した場合における表示のちらつきを抑制することができる。 （もっと読む）

【課題】画素の開口率の大幅な低下を惹起せしめることなく、画素電極と対向電極との間の容量を大きくできる液晶表示装置の提供。
【解決手段】横電界方式、一本のドレイン信号線から２つの画素列に対しドレイン信号を供給する構成において、隣接する画素の間にドレイン信号線が形成されていない部分を有し、薄膜トランジスタの画素電極と接続されるソース電極を、容量素子の一方の電極として、実質的に画素領域として機能しない領域となる隣接画素の領域にまで延在させて構成する。各画素には、対向電極が形成されており、容量素子の前記一方の電極は、絶縁膜を介して前記対向電極と重畳させて配置される。 （もっと読む）

【課題】ＰＩＮダイオードの特性とデータ保持用のＴＦＴの特性とを両立させることが可能な液晶表示装置の動作方法を提供する。
【解決手段】液晶表示装置１の動作方法は、ＰＩＮダイオード４の真性半導体層が、遮光膜１０にＨＩＧＨ電圧が印加されているときにイントリンシックになるように、所定の濃度の不純物がチャネルドープされており、薄膜トランジスタ６に印加する電圧と同じ極性の電圧を、薄膜トランジスタ６と同じタイミングにおいて遮光膜１０に印加するように電圧を切り替える電圧切り替え工程を含んでいる。 （もっと読む）

【課題】本発明は、シングルセルギャップの半透過型液晶ディスプレイ及びその駆動方法を提供する。
【解決手段】本発明は、上基板と、複数の画素がマトリックス状に配列され且つ各画素が反射領域及び透過領域を有する下基板と、を備える半透過型液晶パネルを備えるシングルセルギャップの半透過型液晶ディスプレイの駆動方法である。前記下基板の各画素にマルチプレクサを追加し、前記マルチプレクサは、それぞれ反射領域のコンデンサ及び透過領域のコンデンサに接続され、且つ変調走査信号及び異なる電圧データ信号に基づいて、前記異なる電圧データ信号を各画素の反射領域のコンデンサ及び透過領域のコンデンサに入力することによって、透過領域の電圧透過率（Ｖ_Ｔ）曲線及び反射領域の電圧反射率（Ｖ_Ｒ）曲線を一致させる。又、本発明は、シングルセルギャップの半透過型液晶ディスプレイにも関する。 （もっと読む）

【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一とする。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有すればよい。また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有すればよい。 （もっと読む）

【課題】高コントラストな表示特性を得ようとすると保持容量素子のサイズが大きく高精細化できない。
【解決手段】書込みトランジスターと駆動トランジスターとを備え、画素電極に対して表示画像に応じた電位をデータ線から安定して供給する。 （もっと読む）

【課題】酸化物半導体層の還元および酸素欠陥による劣化を防止でき、これにより長期に安定した特性を維持可能な薄膜トランジスタを提供することを目的とする。
【解決手段】非晶質酸化物からなる酸化物半導体層７と、この酸化物半導体層７に接して設けられたソース電極９ｓおよびドレイン電極９ｄとを備えている。そして特に、ソース電極９ｓおよびドレイン電極９ｄが、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ₂）を用いて構成されている。また、酸化物半導体層７は、酸化物材料からなる絶縁ゲート絶縁膜５および絶縁膜１１で覆われている。 （もっと読む）

【課題】表示装置の画素を構成する電荷保持容量の電流リーク電流を防止し、表示装置の表示画質低下を防止する技術を提供する。
【解決手段】表示装置は、ポリシリコン３とパッド電極８とが接続する第１のコンタクトホール７と、有機絶縁膜に開口した第２のコンタクトホール１２と、パッド電極８と画素電極１６とが接続する第３のコンタクトホール１５と、共通電極１３とを有する。これらを平面視した際に、第１のコンタクトホール７と第３のコンタクトホール１５は第２のコンタクトホール１２の内側に有り、第１のコンタクトホール７と第３のコンタクトホール１５は互いに重ならず、ゲート線５に垂直な方向では第３のコンタクトホール１５、第１のコンタクトホール７、第２のコンタクトホール１２の端部、共通電極１３の順に並び、かつ、ゲート線５に平行な方向では第２のコンタクトホール１２の端部がパッド電極８の外側に位置する。 （もっと読む）