【課題】信頼性の高い半導体装置、及び該半導体装置の作製方法を提供する。
【解決手段】酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられたボトムゲート構造のトランジスタを有する半導体装置において、酸化物半導体膜上に接して設けられる絶縁層、及び／または、ソース電極層及びドレイン電極層の形成後に不純物除去処理を行うことで、エッチングガスに含まれる元素が、酸化物半導体膜表面に不純物として残存することを防止する。酸化物半導体膜の表面における不純物濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。 （もっと読む）

【課題】イオン性不純物に起因する表示不具合が改善された液晶装置および電子機器を提供すること。
【解決手段】本適用例の液晶装置は、一方の面側に複数の画素電極１５が配列する画素領域Ｅが設けられた第１基板としての素子基板１０と、共通電位が印加される共通電極２３が設けられた第２基板としての対向基板２０と、素子基板１０と対向基板２０とを貼り合わすシール材４０と、シール材４０で囲まれた領域内に保持された液晶層５０と、を備え、素子基板１０は、平面視で画素領域Ｅとシール材４０との間において、共通電位より低電位の第１の電位が印加された第１配線層としての定電位配線１２１ｓと、定電位配線１２１ｓと液晶層５０との間に設けられると共に、平面視で定電位配線１２１ｓの少なくとも一部と重なって設けられ、共通電位より高電位である第２の電位が印加された第２配線層としての周辺電極１４１と、を含んでいる。 （もっと読む）

【課題】製造コストを大幅に増大させずに情報を記録することができるとともに、情報を容易に再生することのできる電気光学装置、および電子機器を提供すること。
【解決手段】電気光学装置１００の素子基板１０において、外周領域１０ｃに複数の容量素子５６を形成しておき、外部からいずれの容量素子５６に高い電圧を印加して絶縁破壊させるかによって、電気光学装置１００の一つ一つにＩＤ等情報を記録する。容量素子５６は、ダミー画素１００ｂに設けた蓄積容量５５であり、データ線６ａ、走査線３ａおよび容量線５ｂのうち、外周領域１０ｃで延在している部分を配線として利用して、容量素子５６への電圧印加および信号検出を行う。 （もっと読む）

【課題】画質の低下を防ぎつつ、消費電力の低減を実現することができる、液晶表示装置
の駆動方法を提案する。
【解決手段】液晶素子と、当該液晶素子への画像信号の供給を制御するトランジスタとを
画素に有する。上記トランジスタは、チャネル形成領域に、シリコン半導体よりもバンド
ギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含み、オフ電流の極め
て小さい。そして、画素を反転駆動させる際に、画素電極を間に挟んで配置されている一
対の信号線に、互いに逆の極性を有する画像信号を入力する。上記構成により、液晶素子
に容量素子を接続しなくても、表示される画質が低下するのを防ぐ。 （もっと読む）

【課題】本発明の一態様は、スパッタ法でトランジスタ、ダイオード等の半導体用途に好
適な材料を提供することを課題の一とする。
【解決手段】下地部材上に、第１の酸化物部材を形成し、第１の加熱処理を行って表面か
ら内部に向かって結晶成長し、下地部材に少なくとも一部接する第１の酸化物結晶部材を
形成し、第１の酸化物結晶部材上に第２の酸化物部材を形成し、第２の加熱処理を行って
第１の酸化物結晶部材を種として結晶成長させて第２の酸化物結晶部材を設ける積層酸化
物材料の作製方法である。 （もっと読む）

【課題】画素部に形成される画素電極や走査線（ゲート線）及びデータ線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供する。
【解決手段】半導体膜107と基板との間に第１の絶縁膜を介して設けられた第１の配線102を、半導体膜107と重ねて設け、遮光膜として用いる。さらに半導体膜上にゲート絶縁膜として用いる第２の絶縁膜を形成し、第２の絶縁膜上にゲート電極と第２の配線134を形成する。第１及び第２の配線は、第１及び第２の絶縁膜を介して交差する。第２の配線134の上層には、層間絶縁膜として第３の絶縁膜を形成し、その上に画素電極147を形成する。画素電極147は、第１の配線及び第２の配線とオーバーラップさせて形成することが可能であり、反射型の表示装置において画素電極147の面積を大型化できる。 （もっと読む）

【課題】並列に電気的に接続された複数の保持容量を積層した場合でも、いずれの保持容量に不具合が発生したかを容易かつ確実に検査することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置１００においては、並列に電気的に接続された第１保持容量７０ａと第２保持容量７０ｂとによって保持容量７０が形成され、かつ、第１保持容量７０ａと第２保持容量７０ｂとは積層された構造になっている。また、素子基板１０の端部と画像表示領域との間には、第１保持容量７０ａと同一の層構造を備えた検査用第１容量と、第２保持容量７０ｂと同一の層構造を備えた検査用第２容量が形成されているとともに、検査用第１容量に電気的に接続する第１容量検査用端子対と、検査用第２容量に電気的に接続する第２容量検査用端子対とが設けられている。 （もっと読む）

【課題】 製造工程を単純化して第１の金属膜上に第２の金属層が積層された積層構造を有する領域および第１の金属膜のみで形成されている領域からなるゲート配線を製造することができる液晶表示装置の製造方法を提供する。
【解決手段】 液晶表示装置の製造方法であって、第１の金属膜３ｂ上に第２の金属膜３ｃが積層された積層構造を有する領域および第１の金属膜３ｂのみで形成されている領域からなるゲート配線３を、多階調マスクを用いて、感光性樹脂膜１２を、積層構造となる領域では膜厚の厚い厚膜部１２ａになり、ゲート電極３ａの少なくとも半導体層５と重なっている領域では厚膜部１２ａよりも膜厚の薄い薄膜部１２ｂになるようにそれぞれ複数のゲート配線３のパターンにするとともに、隣接するゲート配線３のパターン間の領域では第２の金属膜３ｃが露出するようにパターニングする工程を含んでいる。 （もっと読む）

【課題】酸化物半導体の組成若しくは欠陥制御をすることを目的の一とし、また、薄膜ト
ランジスタの電界効果移動度を高め、オフ電流を抑えつつ十分なオンオフ比を得ることを
他の目的の一とする。
【解決手段】ＩｎＭＯ_３（ＺｎＯ）_ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから
選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含む。こ
の場合において、Ｚｎの濃度がＩｎ及びＭ（Ｍ＝Ｆｅ、Ｇａ、Ｎｉ及びＡｌから選ばれた
一又は複数の元素）よりも低くする。また、当該酸化物半導体はアモルファス構造を有し
ている。ここでｎの値は、好ましくは１以上５０未満の非整数、より好ましくは１０未満
の非整数とする。 （もっと読む）

【課題】フォトリソグラフィ工程を増やすことなく液晶表示装置を製造することを目的とする。
【解決手段】液晶表示装置は、第１透明電極１４の端部に載る第１絶縁層３０と、第１絶縁層３０下のゲート電極１８と、第１絶縁層３０上の半導体層３４と、半導体層３４上から第１透明電極１４上に至るように形成されて第１透明電極１４に電気的に接続する第１配線４６と、第１配線４６から間隔をあけて半導体層３４上から引き出された第２配線４８と、第１配線４６、第２配線４８、半導体層３４及び第１透明電極１４を覆う第２絶縁層５４と、第２絶縁層５４上に形成された第２透明電極６０と、第２透明電極６０の上に配置された液晶層６６と、を有する。第１透明電極１４と第２透明電極６０の間に印加される電圧によって、基板１０の面方向に電界を加えて、液晶層６６の液晶分子を基板１０と平行な面内で回転させる。 （もっと読む）

【課題】酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板を提供する。
【解決手段】絶縁基板２には、第１の電極４と、第１の電極４とは電気的に分離されている第２の電極６と、第１の電極４および第２の電極６と接するように形成された酸化物半導体層５と、を備えたトラップ準位測定用パターン３が設けられている。 （もっと読む）

【課題】コストの削減を可能とするとともに表示品位の劣化を抑制することを可能とする。
【解決手段】 第１方向に沿って延出し第２方向に沿って第１ピッチで配置された第１ゲート配線及び第２ゲート配線と、第２方向に沿って延出し第１方向に沿って第１ピッチよりも大きな第２ピッチで配置された第１ソース配線及び第２ソース配線と、半導体層と、第１ゲート配線と電気的に接続されたゲート電極と、半導体層にコンタクトし第１ソース配線と電気的に接続されたソース電極と、第１ソース配線及び第２ソース配線と同一材料によって形成されたドレイン電極であって半導体層にコンタクトした第１電極部、第１電極部に繋がり第１方向に沿って延出した第２電極部、及び、第１電極部に繋がり第１方向に沿って延出した第３電極部を備えたドレイン電極と、を備えた第１基板と、第２電極部と第３電極部との間に位置し第１方向に沿って延出した主共通電極を備えた第２基板と、を備えた液晶表示装置。 （もっと読む）

【課題】表示品位の劣化を抑制する液晶表示装置を提供する。
【解決手段】ゲート配線Ｇ２と、ゲート配線Ｇ２と交差するように延びたソース配線Ｓ１と、ソース配線Ｓ１と略平行に延びた主画素電極ＰＡを備えた画素電極ＰＥと、ゲート配線Ｇ２とソース配線Ｓ１とが交差した位置に配置されたスイッチング素子ＳＷと、を備えた第１基板ＡＲと、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行に延びた共通電極ＣＥを有する第２基板ＣＴと、第１基板ＡＲと第２基板ＣＴとの間に保持された液晶分子ＬＭを含む液晶層ＬＱと、を備え、スイッチング素子ＳＷは、前記画素電極と電気的に接続され前記ゲート線と重なるように配置されたドレイン配線ＥＤを含む、液晶表示装置。 （もっと読む）

【課題】アライメント精度良く半導体層を形成し、かつ、プロセス数を増やすことなくトランジスタの素子分離を行うことのできる薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供する。
【解決手段】薄膜トランジスタ５０は、基板１と、基板１上に形成されたゲート電極２と、基板１とゲート電極２とにわたって、これらの上に形成されたゲート絶縁体層４と、ゲート絶縁体層４上に形成された半導体層５と、半導体層５上に形成された保護層６と、ゲート絶縁体層４と半導体層５と保護層６とにわたって、これらの上に形成された、ソース電極７及びドレイン電極８と、を有し、半導体層５における、ソース電極７とドレイン電極８との間のチャネル部を流れる電流の方向の一端５ａは、ソース電極７の一端７ａと一致し、半導体層５における他端５ｂは、ドレイン電極８の一端８ａと一致している。 （もっと読む）

【課題】互いに電気的に接続された薄膜トランジスタの第２電極と配線層との間の電食の発生を防止して、安定した電気特性を得ることできる表示装置およびその製造方法、並びに電子機器を提供する。
【解決手段】薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極
と、前記制御電極と対向する半導体層と、前記半導体層に電気的に接続され、光透過性材
料からなる第１電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導
体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、前記金属膜の構
成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記
光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。 （もっと読む）

【課題】 フレキシブルで、軽く、安定で高導電性の導電材料およびこれを用いた電気素
子を提供する。
【解決手段】
本発明の導電材料は、少なくとも一つの次元方向が２００ｎｍ以下であり、かつ炭素原
子の一部が少なくとも窒素原子に置換された単層グラフェン及び多層グラフェンの少なく
とも１種よりなるカーボン材料と、金属の粒子及び線材の少なくとも１種よりなる金属材
料とが、混合及び／又は積層されてなることを特徴とする。 （もっと読む）

【課題】極性反転駆動を行う際、極性反転に伴って、画素電極に導通する保持容量を切り換えることのできる電気光学装置、および電子機器を提供する。
【解決手段】電気光学装置において、画素電極９ａの電位が共通電極２１の電位より高い第１期間では、第１保持容量８０ａが画素電極９ａに導通状態となるので、第１電極８１、第１誘電体層８６（第１絶縁材料／シリコン酸化膜／ＳｉＯ₂）、第２誘電体層８７（第２絶縁材料／シリコン窒化膜／ＳｉＮ）、および第２電極８２に向けて電流が流れ、電荷が蓄積される。これに対して、画素電極９ａの電位が共通電極２１の電位より低い第２期間では、第２保持容量８０ｂが画素電極９ａに導通状態となるので、第４電極８４、第４誘電体層８９（第１絶縁材料／シリコン酸化膜／ＳｉＯ₂）、第３誘電体層８８（第２絶縁材料／シリコン窒化膜／ＳｉＮ）、および第３電極８３に向けて電流が流れ、電荷が蓄積される。 （もっと読む）

【課題】映像信号線のパターニング時における映像信号線の断線を防止する。
【解決手段】映像信号線１０７、ドレイン電極１０７、ソース電極１０７は同層で同時に形成される。映像信号線１０７等はベース層１０７１、ＡｌＳｉ層１０７２、キャップ層１０７３の３層によって形成される。従来は、ＡｌＳｉ層１０７２において、キャップ層１０７３との境界にエッチングレートの早い合金が形成されて映像信号線１０７等のパターニング時、断線を生じていた。本発明では、映像信号線１０７等の形成時、ＡｌＳｉ層１０７２をスパッタリングによって形成した後、ＴＦＴを大気にさらし、ＡｌＳｉ層の表面にＡｌ酸化層を形成した後、キャップ層１０７３をスパッタリングによって形成する。これによってＡｌＳｉ層に、エッチングレートが部分的に早くなる合金が発生することを防止し、映像信号線等の断線の発生を防止する。 （もっと読む）

【課題】液晶装置において、高品質な画像を表示可能とする。
【解決手段】液晶装置１００は、素子基板と対向基板とに挟持された液晶層と、素子基板に設けられたＴＦＴ３０と、ＴＦＴ３０と電気的に接続された容量電極１６ａと誘電体層１６ｂと画素電極１６ｃとを有する容量素子１６とを備え、容量電極１６ａは、平面的に隣り合う画素電極１６ｃ間の領域に窪み５５を有する。 （もっと読む）