説明

Fターム[2H093NA41]の内容

液晶−駆動 (68,669) | 駆動方法 (12,006) | 走査方法 (1,627)

Fターム[2H093NA41]の下位に属するFターム

Fターム[2H093NA41]に分類される特許

1 - 20 / 99


【課題】フリッカの発生を抑制することができる液晶表示装置の駆動方法及び液晶表示装置の提供。
【解決手段】液晶物質の応答が生じないような時間間隔で連続的に2回画素電圧及び共通電圧をフリップさせることを、所定期間だけ繰り返して行う。所定期間経過後に、画素電圧及び共通電圧の位相を反転させるために、画素電圧及び共通電圧のフリップを1回だけ行い、引き続いて、液晶物質の応答が生じないような時間間隔で連続的に2回画素電圧及び共通電圧をフリップさせることを、所定期間だけ繰り返して行う。 (もっと読む)


【課題】電気光学素子を駆動する各単位回路の構成を簡素化する。
【解決手段】素子部内には複数のデータ線LXの各々の間に単位回路が配置される。複数の単位回路の各々は、電極と電極との間に電気光学物質を配置した電気光学素子Eを含む。複数の単位回路は、相隣接する単位回路と単位回路との回路組を単位として回路組CAと回路組CBとが交互に配列するように複数の回路組に区分される。データ線駆動回路は、単位回路の指定階調に応じた階調電圧VDをデータ線LXから単位回路の電極に供給し、単位回路の指定階調に応じた階調電圧VDをデータ線LXから単位回路の電極に供給し、単位回路と単位回路との間のデータ線LXに基準電圧VCOMを供給する階調設定動作を、各回路組CAについて期間hA内で実行し、各回路組CBについて期間hB内で実行する。 (もっと読む)


【課題】 メモリ回路とドライバ回路との間の信号線の数を少なくする集積回路等を提供する。
【解決手段】 集積回路装置(10)は、メモリセルアレイ(522)と読み出し制御回路(523)とを含む。前記読み出し制御回路(523)は、前記メモリセルアレイから読み出されたN個の第1の色成分の階調データを1水平走査期間内の第1の期間に信号線(530)に時分割に出力する第1の色成分出力制御回路(SWR)と、前記メモリセルアレイから読み出されたN個の第2の色成分の階調データを前記1水平走査期間内の第2の期間に前記信号線(530)に時分割に出力する第2の色成分出力制御回路(SWG)と、前記メモリセルアレイから読み出されたN個の第3の色成分の階調データを前記1水平走査期間内の第3の期間に前記信号線(530)に時分割に出力する第3の色成分出力制御回路(SWB)と、を有する。 (もっと読む)


【課題】信号配線を低減したドットマトリクス型表示装置の実現。
【解決手段】複数のスキャンラインおよび複数のデータラインを有し、複数のデータラインは複数のグループに分割されているドットマトリクス型表示素子10R,10G,10Bと、複数のスキャンラインを駆動するコモンドライバ28と、複数のグループのデータラインをそれぞれ駆動する複数のセグメントドライバ29R,29G,29Bと、コモンドライバおよび複数のセグメントドライバを制御する制御回路27と、を備え、複数のセグメントドライバに表示データを供給する供給ラインは共通で、制御回路は、各セグメントドライバへの表示データの供給を、時分割で行うように制御する。 (もっと読む)


【課題】 演算量を比較的少なくしながらも水平クロストークを抑制することができるアクティブマトリクス型液晶表示装置を提供する。
【解決手段】 表示すべき映像データを1画面分毎取得し、この取得した映像データに基づいて各走査ラインのオン期間を調整する。例えば、電圧印加時に黒を表示するノーマリホワイトモードの場合に、輝度値の総和が暗い走査ラインほど、オン期間Tonが長くなるように前記オン期間を調整する。 (もっと読む)


【課題】 簡単な制御で、該当するリピータのバッファリングを禁止し、リピータの内部構成も簡素化すること。
【解決手段】 複数の回路ブロックに共通に使用される信号伝送路L4と、転送対象の信号をバッファリングするバッファ回路(CBF1等)を有するリピータ(Rep(1)等)を有し、リピータは転送禁止回路(CNT1等)を含み、転送対象の信号は、バッファ回路(CBF1等)および回路ブロック(ブロック(1)等)の双方に並行的に入力され、イネーブル信号に基づいて複数の回路ブロックのうちの少なくとも一つが選択的にイネーブルにされる場合、イネーブルにされる少なくとも一つの回路ブロックに対応した少なくとも一つのリピータに含まれる転送禁止回路(CNT1等)は、イネーブル信号に基づいて、少なくとも一つのリピータに含まれるバッファ回路のバッファリングを禁止する。 (もっと読む)


【課題】データ信号とクロックのタイミングを簡易に調節する。
【解決手段】波形整形部20は、輝度データDLの各ビットまたはクロックの少なくとも一方の波形を整形する。データラッチ部30は、波形整形部20から出力される輝度データDLおよびクロックCKを受け、クロックCKによって輝度データDLの各ビットをラッチする。波形整形部20は、輝度データDLの少なくともひとつのビットに含まれるキャリブレーションデータDcをクロックCKでラッチしたデータがその期待値と一致するように、輝度データDLの各ビットまたはクロックCKの少なくとも一方の波形を整形する。 (もっと読む)


【課題】高い表示品質が得られ且つ少ない映像信号で動作する液晶表示装置を提供する。
【解決手段】液晶表示装置は、信号線S1に対応する映像信号の正負極性を走査線Y1のタイミングから順に(++−−)とし、走査線Y1のタイミングでは信号線S1の位置から順に(++−−++…)とし、信号線S1を、走査線Y1に対応する水平走査期間中の第3選択期間T3に選択し、走査線Y3に対応する水平走査期間中の第3選択期間T3に選択する。 (もっと読む)


【課題】表示装置を駆動するフィールドシーケンシャル方式において、画像信号の書き込みを多様化して高品位の画像表示を可能とする。
【解決手段】フレーム期間は、単位色毎のフィールド期間に分割されており、更に、第1から第nサブフィールド期間に分割されている。第1サブフィールド期間に、フィールド画像の本来の解像度と比べて少なくとも走査線に沿った方向についての解像度が劣る第1解像度の第1サブフィールド画像を、その一部分について本来書き込むべき画像信号で書き込む。次に、第2サブフィールド期間に、第1解像度と比べて解像度が優る第2解像度の第2サブフィールド画像における、前記一部分を除いた他の部分を、該他の部分について本来書き込むべき画像信号で書き込む。 (もっと読む)


【課題】液晶変調素子に新たなスイッチング部やイオントラップ電極等の構成を追加することなく、液晶層内での荷電性粒子の堆積による影響を回避する。
【解決手段】液晶表示装置は、光源301からの光を変調する液晶変調素子3R,3G,3Bと、該液晶変調素子を制御する制御手段302,303とを有する。液晶変調素子は、第1及び第2の電極103,107、液晶層105、第1及び第2の配向膜104,106を含む。制御手段は、液晶層に生じる電界の符号が周期的に反転するように第1及び第2の電極にそれぞれ第1及び第2の電位を与えて液晶変調素子に光変調動作を行わせる。制御手段は、光源が消灯された状態において、液晶層に生じる電界の符号を一定とし、かつ液晶層の面内方向において差が変化する第3及び第4の電位を第1及び第2の電極にそれぞれ与える。 (もっと読む)


【課題】イントラパネル液晶ディスプレイ(LCD)に適応され、クロック及びデータの両方を伝送する高伝送速度インターフェースを提供する。
【解決手段】高伝送速度インターフェースは、データストリームを受信し、データストリームからクロック情報を抽出するためにデータストリームにおける特定データ形式を検出するよう適応されるクロック検出回路と、クロック検出回路に結合され、クロック情報に応じてデータストリームをサンプリングし、サンプリング結果に応じて画像データを抽出するよう適応されるデータ抽出回路を含む。 (もっと読む)


【課題】積層された複数の液晶表示素子を有する液晶表示素子にて、フリッカを低減した液晶表示装置を提供する。
【解決手段】液晶表示部130は、積層された第1液晶表示素子133と第2液晶表示素子136とを有する。信号制御チップ112は、画像ソース部100から入力された映像信号に基づいて、第1液晶表示素子133で表示すべき画像と、第2液晶表示素子136で表示すべき画像を生成する。第1液晶表示素子133と第2液晶表示素子136とでは、走査方向が逆方向に設定される。すなわち、第1液晶表示素子133の走査方向が、走査方向141で示すように下から上に向かう方向であるときは、第2液晶表示素子136の走査方向は、走査方向140で示すように上から下に向かう方向である。走査方向を逆方向とすることで、フリッカ低減が可能である。 (もっと読む)


【課題】表示部の高精細化に対応し、走査方向によって回路特性が異なる問題を解消した双方向走査回路を有する表示装置及び駆動方法を提供する。
【解決手段】表示部4の両側にそれぞれ走査方向の異なる2つの走査回路5、6を配置し、走査回路は同じ構成・レイアウトであり、一方の走査回路を動作している間は、他方の走査回路を停止する。 (もっと読む)


【課題】 運転席側と助手席側のように、2つ視方向に対する第1、第2の画像の入力が
あって、これらを所定の配列に合成し、この合成された画像を夫々判別可能に表示するマ
ルチ画像表示装置において、一方の画像入力にエラーがあったときは他方の視方向の使用
者はそのエラーに気づかないという問題があった。
【解決手段】 2画面合成部16は第1の画像の入力エラーを検出すると、第2の視方向
の画面にエラー表示を所定の時間あるいは間欠的に表示させる。 (もっと読む)


【課題】2枚以上の透過型の表示パネルを重ね合わせた場合に、フリッカやパターンノイズを軽減し、且つ階調数を増加させることで、表示品位の高い画像を表示させることのできる表示装置の駆動装置を提供する。
【解決手段】本発明の表示装置の駆動装置は、mビットの映像データが入力される、n(m>n)ビット階調の透過型表示パネルを2枚以上重ねた表示装置の駆動装置であって、入力映像ソースに含まれる映像データを、上記各透過型表示パネルのうち、少なくとも2枚の透過型表示パネルを透過して表示される輝度パターンを構成する画素間の輝度差が最小となるように、階調値の組み合わせを選択した映像データとして、当該2枚の透過型表示パネルに出力するパネル制御手段を備えているので、階調数を増加させ、且つフリッカやパターンノイズを軽減することができる。 (もっと読む)


【課題】液晶表示パネルのコモン電極が接続された液晶表示駆動集積回路の出力端子に、クロックを入力させることなく、コモン電極を選択または非選択状態とする電圧を出力する。
【解決手段】コモン電極を駆動する液晶表示駆動集積回路において、所定周期の信号が入力される入力端子と、制御信号が入力される制御端子と、コモン電極が接続される出力端子と、入力端子からの所定周期の信号に基づいて出力端子から所定電圧を出力する電極駆動回路と、を備え、電極駆動回路は、制御端子に一方の論理レベルの制御信号が入力されると、所定電圧を出力端子から出力することを特徴とすること。 (もっと読む)


【課題】面順次方式の表示装置の輝度を表示画像に応じて制御する場合の色割れの発生を抑制する。
【解決手段】照明装置10と液晶装置20とは協働して画像を表示する。輝度制御装置60は、1フレームF内の表示画像のなかで高階調に指定される画素が多いほど照明装置10の輝度を低下させる。画像処理装置40は、複数の原色成分の階調を画素ごとに指定する入力画像信号S1から、複数の原色成分(R,G,B)と複数の白色成分(W1,W2)とについて階調を指定する分離画像信号S2を生成する。駆動装置50は、複数の原色成分および複数の白色成分の各々の単色画像をフレームF内の複数のサブフィールドSFにて順次に表示させる。 (もっと読む)


【課題】マトリクス型の表示装置を十分な低消費電力化とチラツキが十分に抑制された高表示品位とを両立させて駆動する。
【解決手段】休止期間T2において、液晶パネルのデータ信号線および対向電極の電位を、走査期間T1でのそれぞれの電圧振幅の中心とほぼ等しくする。これにより、液晶層に印加される実効電圧が、走査期間T1と休止期間T2とでほぼ等しくなる。また、休止期間T2において、最初に対向電極の交流駆動を停止し(d点)、続いてソースドライバをハイインピーダンス状態にする(e点)。これにより、休止期間T2にソースドライバ内のアンプを流れる定常電流を削減できる。よって、走査期間T1ごとに発生していたチラツキを解消して良好な表示品位を保ったまま、低消費電力化を達成することができる。 (もっと読む)


【課題】回路面積を抑制しつつ、ブースト可能なソースドライバ回路を提供する。
【解決手段】複数のバッファ回路BUF1〜BUFnは、複数のデータラインDL1〜BLnごとに設けられる。奇数用バイアスラインBL_Oは、奇数番目の各バッファ回路BUF(2i+1)に対して共通のバイアス電圧Vb_Oを供給する。偶数用バイアスラインBL_Eは、偶数番目の各バッファ回路BUF(2i)に対して共通のバイアス電圧Vb_Eを供給する。第1容量Coは、奇数番目の各バッファ回路BUF(2i+1)の出力配線OL(2i+1)と、偶数用バイアスラインBL_Eとの間に設けられる。第2容量Ceは、偶数番目の各バッファ回路BUF(2i)の出力配線OL(2i)と、奇数用バイアスラインBL_Oとの間に設けられる。 (もっと読む)


【課題】本発明は、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供するためのものである。
【解決手段】本発明の液晶表示装置は、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答してデータラインにデータ電圧を出力するデータ駆動回路と、ゲートパルスをゲートラインに供給するゲート駆動回路と、N(Nは、正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するPOL/SOEロジック回路とを備える。 (もっと読む)


1 - 20 / 99