説明

Fターム[3C081EA02]の内容

マイクロマシン (28,028) | 用途 (3,912) | センサ (751) | 速度、加速度センサ (475)

Fターム[3C081EA02]に分類される特許

1 - 20 / 475



【課題】慣性センサを提供する。
【解決手段】慣性センサ(20)は、振動運動を受けるように構成された駆動質量(30)と、駆動質量(30)に連結された感知質量(32)とを含む。軸上トーションばね(58)は、感知質量(32)に結合され、当該軸上トーションばね(58)は回転軸(22)と同一ロケーションに配置されている。慣性センサ(20)は、軸外ばねシステム(60)をさらに含む。軸外ばねシステム(60)は、軸外ばね(68、70、72、74)を含み、その各々は、感知質量(32)上の回転軸(22)からずれたロケーションにおいて感知質量(32)に結合された接続接合部分(76)を有する。合わせて、軸上トーションばね(58)および軸外ばねシステム(60)は、感知質量(32)が、駆動質量(30)の駆動周波数に実質的に一致する感知周波数において回転軸(22)を中心として平面外で振動することを可能にする。 (もっと読む)


【課題】慣性センサを提供する。
【解決手段】慣性センサは、クロスした4個の構成の4つの相互接続されたセンサ素子50A、50B、50C、50Dを含んでいる。各センサ素子は、フレーム、52A,52B、52C、52Dおよびフレーム内にサスペンドされている共振器54A、54B、54C、54Dを含んでいる。隣接するセンサ素子のフレームが、互いに逆位相で動くことを可能にするが、互いに同位相で動くことを実質的に防止するように、センサ素子は配置されている。センサ素子は、横方向に連結された配置、縦方向に連結された配置、または完全に連結された配置で構成されている。一組の対のセンサ素子は、縦方向に連結され得る。 (もっと読む)


【課題】材料コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供する。
【解決手段】基材14の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔6と、この非貫通孔6の底部に設けられた電子部品素子搭載部12と、を有する配線基板2と、配線基板2の基材14の一方の面上に接着層4を介して配置され、電子部品素子搭載部12上に空隙部15を形成するスペーサ層3と、スペーサ層3上に接着層4を介して空隙部15を塞ぐように配置される蓋基板5と、を有する。 (もっと読む)


【課題】材料コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供するものである。
【解決手段】一方の面に設けられた内部接続端子と他方の面に設けられた外部接続端子とこれらの接続端子同士を電気的に接続する層間接続とを有する配線基板と、この配線基板の前記一方の面上に接着層を介して配置され、開口を有するキャビティ層と、このキャビティ層上に接着層を介して前記開口を塞ぐように配置される蓋基板とを有し、前記キャビティ層が補強材を有しない基材によって形成される電子部品素子搭載用基板及びその製造方法。 (もっと読む)


【課題】高い信頼性を有する電子デバイスを提供する。
【解決手段】本発明に係る電子デバイス100は、基体10と、基体10上に載置されている機能素子102と、基体10上に機能素子102を覆って載置されているシリコンの蓋体20と、を含み、蓋体20には、貫通孔40と、貫通孔40を塞ぐ封止部材60と、が設けられ、貫通孔60は、基体10側の第1開口41の面積よりも、第1開口41と反対側の第2開口42の面積の方が大きく、貫通孔40の体積に対する封止部材60の体積の比率は、35%以上87%以下である。 (もっと読む)


【課題】高感度化、製造効率の改善、低コスト化、高信頼性化の少なくとも1つを実現した物理量センサー素子、物理量センサー素子を備える物理量センサー、および、物理量センサー素子を備える電子機器を提供すること。
【解決手段】本発明の物理量センサー素子1は、絶縁基板2と、絶縁基板2の上方に設けられている可動部33と、可動部33に設けられている可動電極指361〜365、371〜375と、絶縁基板2上に設けられ、且つ可動電極指361〜365、371〜375に対向して配置された固定電極指381〜388、391〜398と、を含み、絶縁基板2には、配線41、42、43を有する凹部22、23、24が設けられ、平面視で配線41、42、43と重なる位置の素子片3に凸部471、472、481、482、50が設けられ、配線41、42、43と凸部471、472、481、482、50とが接続されていることを特徴とする。 (もっと読む)


【課題】梁部の損傷が抑制されたMEMSデバイスを提供する。
【解決手段】支持基板(11)と、該支持基板(11)から高さ方向に浮いた浮遊部(15)と、該浮遊部(15)と支持基板(11)とを連結するアンカー(30)と、を有するMEMSデバイスであって、浮遊部(15)は、錘部(17)、及び、該錘部(17)とアンカー(30)とを連結する梁部(20)を有し、梁部(20)は、錘部(17)の端部と連結される第1部位(21)、アンカー(30)と連結される第2部位(22)、及び、第1部位(21)と第2部位(22)とを連結する2つの連結部(23)を有し、平面形状が環状を成しており、連結部(23)は、平面形状が弧状を成し、2つの端部の内の一方が、第1部位(21)の端部と連結され、残りもう一つの端部が、第2部位(22)の端部と連結されている。 (もっと読む)


【課題】一体化されたMEMSおよび半導体電気回路センサを提供すること。
【解決手段】MEMSセンサであって、第一の層と、基層と、該第一の層と該基層との間に配置された第一の絶縁層と、該第一の層と該基層と該第一の絶縁層のうちの任意の層に形成された空洞であって、該第一の層は半導体電気回路の基板であり、アクティブなMEMS要素として存在する、空洞とを備えている、MEMSセンサ。本発明の一実施形態において、上記第一の層内にインプラントエリアがさらに備えられ得る。 (もっと読む)


【目的】 特に、Al−Ge共晶接合を有する接合部の接合強度を従来に比べて向上させることが可能なMEMSセンサを提供することを目的としている。
【解決手段】 第1基材21と、第2基材22と、第1基材21と第2基材22間に位置し、第1基材21側に形成された第1の接続金属層54と第2基材22側に形成された第2の接続金属層55とを共晶接合してなる接合部50と、を有して構成され、接合部50は、第1基材21側から第2基材22側にかけて、Ta層53、AlあるいはAl合金で形成された第1の接続金属層54、及び、Geで形成された第2の接続金属層55の順に積層されており、Ta層53の膜厚t1は、200Å以上1500Å以下の範囲内であることを特徴とする。 (もっと読む)


【課題】良好な特性を有する電子装置を提供する。
【解決手段】電子装置100は、基板10と、基板10の上方に配置された機能素子20と、機能素子20が収容された空洞部1を画成する被覆構造体30と、を含み、被覆構造体30は、空洞部1に連通する第1貫通孔52および第1貫通孔52よりも大きい第2貫通孔54を有し、かつ空洞部1の上方に配置される第1被覆層50と、第1被覆層50の上方に配置され、第1貫通孔52および第2貫通孔54を塞ぐ第2被覆層58と、を有する。 (もっと読む)


【課題】構造設計が容易であり、体格の増大と、熱応力による検出精度の低下とが抑制された半導体装置、及び、その製造方法を提供する。
【解決手段】母基板(10)と、母基板(10)に連結された複数の子基板(30)と、子基板(30)に形成された素子と、を有する半導体装置であって、母基板(10)と子基板(30)とを連結する連結部(50)を有し、複数の子基板(30)の内、ある子基板(30)に形成された素子は、互いに対向する可動電極と固定電極から成るコンデンサを有し、該コンデンサの静電容量変化に基づいて物理量を検出するセンサ部(40)であり、任意の子基板(30)と母基板(10)とを連結する連結部(50)と、任意の子基板(30)とは異なる子基板(30)と母基板(10)とを連結する連結部(50)とは、高さ方向の長さが異なり、複数の子基板(30)は、高さ方向に並んでいる。 (もっと読む)


【課題】高い信頼性を有する電子装置を提供する。
【解決手段】本発明に係る電子装置100は、基板10と、基板10の上方に形成された機能素子20と、機能素子20が配置された空洞部1を画成する包囲壁40と、基板10の上方に形成され、機能素子20に接続された配線層30,32と、を含み、配線層30,32は、基板10と包囲壁40との間を通って、包囲壁40の外側まで延出され、包囲壁40は、窒化シリコン層42と、金属層およびシリコン層の少なくとも1層である導電層と、を有し、配線層30,32と導電層44との間には、窒化シリコン層42が配置されている。 (もっと読む)


【課題】導電性が皆無又はほとんど無い活性層を必要とする構造を低コストで製造可能なMEMS構造およびその製造方法を提供する。
【解決手段】マイクロシステム又はナノシステム型デバイスは、可動部分120を有する第1基板100と、第2基板200と、第1基板及び第2基板の間に配置されている第1電極102及び誘電層101とを備えている。第1基板100が、第1電極102に対して当接している導電性材料により充填されている貫通状態の縦導電経路111を有する。 (もっと読む)


【課題】シリコン基板と絶縁基板とを接合した時に形成される密閉空間部の圧力を調整することの可能なMEMSセンサを得る。
【解決手段】シリコン基板4と、シリコン基板4の上下両面4a、4bに接合される一対の絶縁基板2、3と、シリコン基板4と絶縁基板2、3とを接合した時に形成される密閉空間部6とを備えたMEMSセンサ1において、絶縁基板2、3またはシリコン基板4の露出した外表面3bに、密閉空間部6と連通する貫通孔7を設ける。 (もっと読む)


【課題】全体の大形化を抑えながらも、外部応力に起因する可動電極部の変形を効果的に防止する。
【解決手段】支持基板2上に絶縁層3を介して設けられた単結晶シリコン層4に溝を形成することにより、可動電極部6及び固定電極部7,8からなるセンサエレメント5を設ける。可動電極部6は、錘部6aから櫛歯状に延びる可動電極6dを有し、錘部6aの前後両端部に梁部6bを有すると共に、前端側に第1のアンカ部6cを有している。アンカ部6cの上面に、アルミ製の電極パッド9を設ける。アンカ部6cに、応力遮断用の2本のスリット12を単結晶シリコン層4全体が除去される深さで形成する。各スリット12は、アンカ部6cの左右の両側縁部から、電極パッド9の左右両端縁部を延ばした仮想延長線を横切る位置まで内側に延びている。スリット幅寸法cを5μm以上とする。 (もっと読む)


【課題】マイクロシステムおよび/またはナノシステムタイプの新規作製方法、ならびに新規構造体を提供すること。
【解決手段】下部電極と呼ばれる少なくとも1つの電極(102)、および少なくとも1つの誘電体層(103)を含む第1の基板(100)と、
可動部分(210)を含めた、デバイスのメイン平面と呼ばれる平面全体に延在する中間基板(200’)と、
中間基板(200’)に付着された上部基板(300)であって、前記可動部分が下部電極と上部基板との間を移動することができる、上部基板と
を含む、マイクロシステムおよび/またはナノシステムタイプのデバイスについて記載されている。 (もっと読む)


【課題】MEMSデバイスとの熱膨張の整合がよくとれた基板を有する構造の製造方法を提供する。
【解決手段】ボンディングされたエッチ・バック絶縁体上シリコン(以降は、BESOIと称する)方法に基づく。BESOI方法はSOIウェハ40を含み、該SOIウェハ40は、ハンドル・レイヤ46、二酸化ケイ素からなる誘電体レイヤ44、及びデバイスレイヤ42を有する。SOIウェハ40のデバイスレイヤ42をメサ・エッチングによってパターン形成した後、該SOIウェハ40を、パターン形成されたデバイスレイヤを有する別の基板にボンディングする。その後、SOIウェハ40のハンドル・レイヤ46、及び誘電体レイヤ44をエッチングによって除去される。さらに、デバイスレイヤ42をエッチングしてMEMS装置を形成する。このBESOI方法では、二酸化ケイ素誘電体レイヤ44が除去された後に構造エッチングが実行される。 (もっと読む)


【課題】サイズが縮小され、熱検知性能が改善された検知装置パッケージ(20)を提供すること。
【解決手段】例示的パッケージは、複数のパターン、特定用途向け集積回路(アナログASIC)チップ(26)、および微小電気機械システム(MEMS)のダイ上に形成された微細機械加工されたセンサ(28)を有するプリント回路板(24)を含む。アナログASICチップは、プリント回路板に電気的かつ機械的に取り付けられる。MEMSのダイは、プリント回路板のパターンの一部分とのみ直接的に電気通信し、アナログASICチップに機械的かつ熱的に直接取り付けられる。MEMSのダイとアナログASICチップの間に熱伝導化合物(36)が配置される。1つまたは複数のはんだボール(32)が、アナログASICチップをプリント回路板に電気的に取り付け、1つまたは複数のはんだパターンが、MEMSのダイをプリント回路板に電気的に取り付ける。 (もっと読む)


【課題】比較的簡単な方法で、電子デバイスを構成する部材間の接合強度をより高めることが可能な電子デバイスの製造方法を提供する。
【解決手段】半導体基体2と、半導体基体2を実装する基体1と、半導体基体2を基体1側に接合する接合部3とを備えた電子デバイス10の製造方法であって、接合部3がAuを含む接合材料からなり、半導体基体2の接合部3側が接合材料を構成する元素以外から構成される母材材料からなり、基体1に設けた接合部3を溶融する温度以上に加熱して液相状態にした接合材料と固相状態の母材材料とを接触させる接触工程と、接触工程後に、Auと母材材料を構成する元素との合金の融点の温度以上に加熱して、半導体基体2を基体1側に接合する接合工程とを有する。 (もっと読む)


1 - 20 / 475