説明

Fターム[4K029AA24]の内容

物理蒸着 (93,067) | 基体 (14,066) | 形状 (5,788) |  (3,910)

Fターム[4K029AA24]に分類される特許

121 - 140 / 3,910


【課題】テラヘルツ波発生器やテラヘルツ波検出器等のテラヘルツ帯デバイスにおいて優れた特性を発揮できるテラヘルツ帯デバイス用ZnTe薄膜及びその製造方法を提供する。
【解決手段】テラヘルツ帯デバイス用ZnTe薄膜において、気相成長法によって基板上に気相成長され、厚さが5〜10μmであり、厚さのばらつきの範囲が厚さの10%以内である。
また、テラヘルツ帯デバイス用ZnTe薄膜の製造方法において、基板上にZnTe下地層を10〜200オングストロームの厚さで形成する工程と、前記ZnTe下地層上にZnTe層を5〜10μmの厚さで気相成長させる工程と、を有する。 (もっと読む)


【課題】水素フリーで緻密で硬質なダイヤモンドライクカーボン膜を容易に形成することができる炭素薄膜成膜法を提供する。
【解決手段】この炭素被膜成膜方法は、マグネトロンスパッタ法により試料基板電極上に配置された試料基板表面に炭素被膜を堆積させる炭素被膜成膜装置を用い、炭素ターゲット基板電極と試料電極に対し、下記1〜4の条件でそれぞれ電圧を印加させることを特徴とする。
1.ターゲット基板電極に印加する電圧が負のパルス電圧であって、かつ、そのパルス電圧時間比が40%以下であること。
2.ターゲット基板電極に印加するパルス電圧のパルス時間が20μs〜200μsであること。
3.試料基板電極に印加する電圧が負のパルス電圧であって、かつ、そのパルス電圧時間比が50%以下であること。
4.試料基板電極に印加する負パルス電圧の大きさが−20V〜−200Vであること。 (もっと読む)


【課題】透明導電膜の形成方法に依らずに、その表面に凹凸を形成することが可能な透明導電膜の製造方法を提供する。
【解決手段】本発明の透明導電膜の製造方法は、酸化物からなる透明導電膜を形成し、透明導電膜を水素含有ガスの還元雰囲気に晒すことで、透明導電膜の表面に凹凸を形成する、ことを特徴とする。 (もっと読む)


【課題】コア・シェル構造のクラスターを生成する。
【解決手段】同一パルス周期の第1レーザ51および第2レーザ52を用いる。第1レーザ51を第1ターゲット材料21に照射して第1プルームP1を発生させる。第1レーザ51の照射時から遅延時間Tdの経過後に、第2レーザ52を第2ターゲット材料22に照射して第2プルームP2を発生させる。遅延時間Tdの経過中に、第1プルームP1中にクラスターCを生成して、これに第2プルームP2を衝突させる。 (もっと読む)


【課題】複数のターゲット表面上の反応ガスの分圧を互いに等しくし、各ターゲットを互いに同じ速度でスパッタできるスパッタリング装置を提供する。
【解決手段】
互いに離間して一列に並んで配置された複数のターゲット211〜214と、隣り合う二個のターゲット211〜214を一組として、一組のターゲット211〜214間に電圧が印加されるターゲット装置2012、2034とを有し、各ターゲット装置2012、2034は、一組のターゲット211〜214の側面と対向して配置された隔壁231〜234と、隔壁231〜234とターゲット211〜214との間に設けられたガス導入口281〜284と、真空槽11の底面に設けられた主排気口2512、2534とをそれぞれ有し、ガス導入口281〜284から導入された反応ガスは、一組のターゲット211〜214間を通って主排気口2512、2534から真空排気される。 (もっと読む)


【課題】低光吸収率の透明導電膜を安定的に成膜できることで、高い品質が確保できる発光素子の製造方法を提供する。
【解決手段】発光素子は、透光性基板11に、n型半導体層121、発光層122およびp型半導体層123が積層された半導体層12と、半導体層12に積層され、金属酸化物からなる成膜材料により成膜された透明導電膜13と、透明導電膜13に積層された反射部14とを備えている。この透明導電膜を成膜する際には、半導体層に透明導電膜の原膜をスパッタにより成膜するスパッタ工程と、原膜を酸素含有雰囲気ガスによりアニールする第1アニール工程と、酸素非含有雰囲気ガスによりアニールする第2アニール工程との2段階アニールを行う。第1アニール工程または第2アニール工程では、雰囲気温度が600℃より高く、680℃より低くなるような範囲で行う。 (もっと読む)


【課題】複数のトランジスタが高集積化された素子の少なくとも一のトランジスタに、作製工程数を増加させることなくバックゲートを設ける半導体装置を提供する。
【解決手段】複数のトランジスタが上下に積層されて設けられた素子において、少なくとも上部のトランジスタ102は、半導体特性を示す金属酸化物により設けられ、下部のトランジスタ100が有するゲート電極層を上部のトランジスタのチャネル形成領域と重畳するように配して、ゲート電極層と同一の層の一部を上部のトランジスタ102のバックゲートBGとして機能させる。下部のトランジスタ100は、絶縁層で覆われた状態で平坦化処理が施され、ゲート電極が露出され、上部のトランジスタ102のソース電極及びドレイン電極となる層に接続されている。 (もっと読む)


【課題】ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を提供する。トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供する。信頼性の高い半導体装置を提供する。
【解決手段】半導体層、ソース電極層又はドレイン電極層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタにおいて、該半導体層としてインジウム、ガリウム、亜鉛、及び酸素の4元素を少なくとも含み、該4元素の組成比を原子百分率で表したとき、インジウムの割合が、ガリウムの割合及び亜鉛の割合の2倍以上である酸化物半導体層を用いる。 (もっと読む)


【課題】一定時間電力が供給されない状況でも記憶内容の保持が可能な半導体装置を提供すること。さらに、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させること。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料として、ワイドバンドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、トランジスタの下に設けた配線層と、酸化物半導体膜の高抵抗領域と、ソース電極とを用いて容量素子を形成することで、トランジスタと容量素子の占有面積の低減を図る。 (もっと読む)


【課題】本発明は、電解質との界面抵抗を低減した正極活物質を提供することを主目的とする。
【解決手段】本発明は、(111)面が優先的に形成されたLiMn系薄膜からなることを特徴とする正極活物質を提供することにより、上記課題を解決する。 (もっと読む)


【課題】多元系合金からなる接点材料の絶縁破壊電圧特性の組成依存性を短時間で測定する。
【解決手段】接点材料に用いられるCu、Cr、Agなどの複数の金属系物質を加熱して蒸気化し、それを基板5に蒸着させ、成分が順次変化した薄膜6を形成し、この薄膜6を平板電極として接地し、薄膜6と所定のギャップを持って針電極11を対向配置し、薄膜6を針電極11の軸方向と直交する方向に所定間隔で移動させながら、針電極11と薄膜6間の絶縁破壊電圧を測定する。変化した成分量と絶縁破壊電圧の関係を求める評価方法である。 (もっと読む)


【課題】前駆体薄膜中のIB族元素及びIIIB族元素とVIB族元素との発熱反応を抑制し、結晶成長を良好にし、ボイド等が少ない綺麗な連続膜である化合物半導体薄膜及びその製造方法を提供する。
【解決手段】(a)スパッタリング法により、基板上に、(IB族元素)−(In、Ga1−x)−(VIB族元素)(但し、0<x<1である)の組成を有する複数の膜を、この複数の膜中のIn元素含量(x)が下層から上層へと増加し、かつGa元素含量(1−x)が下層から上層へと減少するように形成した後、その上に、上記組成を有し、In元素含量がその下の膜中のIn元素含量よりも少なく、Ga元素含量がその下の膜中のGa元素含量よりも多い膜を形成し、基板上に前駆体薄膜を形成する工程と、(b)工程(a)で形成される前駆体薄膜の少なくとも1層の形成毎に、VIB族元素の蒸気を供給し、接触させながら熱処理を施す工程とを含む。 (もっと読む)


【課題】外部の機械的影響から保護する硬質材料層を少なくとも部分的に備えている改善されたガラスセラミックを提供する。
【解決手段】外部の機械的影響に対して保護する硬質材料層を少なくとも部分的に備えているガラスセラミックであって、その際、− 硬質材料層が、並んで存在しており、かつ互いに混合されている少なくとも2つの相を含有し、− 少なくとも1つのナノ結晶相及び1つの非晶相が存在し、− 硬質材料層が、少なくとも26GPaの強度及び少なくとも0.5μmの層厚を有し、− 硬質材料層が、200℃〜1000℃の温度範囲内で耐化学薬品性であり、かつ− ガラスセラミックの熱膨張係数αが、硬質材料層の熱膨張係数αから20%を超えて相違しないガラスセラミックによって解決される。 (もっと読む)


【課題】金属カルコゲナイドを含む均一且つ良好な化合物半導体を製造する。
【解決手段】カルコゲン元素を含む化合物半導体の薄膜が製造される際に、該化合物半導体に含まれるカルコゲン元素以外の金属元素を少なくとも含む皮膜が一主面に配されている1以上の基板が準備され、該1以上の基板が加熱炉内の基板配置領域に配置される。そして、該加熱炉内において、該1以上の基板の一主面および端面のうちの少なくとも一方の面に対向する位置にカルコゲン元素が付着している付着部が配置されている状態で、非酸化性の気体の流れが発生されながら、該1以上の基板が加熱されることによって、該1以上の基板の一主面に化合物半導体の薄膜が形成される。 (もっと読む)


【課題】シャドウマスクを使用することなく高精細な薄膜パターンの蒸着形成を容易にする。
【解決手段】蒸発源2から蒸発した有機EL材料の蒸着分子23が有機EL表示用基板5に到達する前に上記蒸着分子23を帯電させる段階と、発光層16を形成する箇所に対応して位置する画素電極14の基板側の面に電気的に接触させて設けられた抵抗体21に、帯電された蒸着分子23の帯電極性とは異なる極性で且つ有機EL材料を昇華させない程度に制限された温度を発生させ得る電圧を印加して通電する段階と、発光層16を形成しない箇所に対応して位置する画素電極14の基板側の面に電気的に接触させて設けられた抵抗体21に、帯電された蒸着分子23の帯電極性と同じ極性で且つ有機EL材料を昇華させるのに十分な温度を発生させ得る電圧を印加して通電する段階と、を行う。 (もっと読む)


【課題】連続スパッタ時においても、ノジュールやパーティクルの発生を抑制することができるとともに、膜特性の均一性の高い膜が得られるGTOスパッタリングターゲット、特にFPD用スパッタリングターゲットを提供する。
【解決手段】Gaが1〜20mol%、残部SnO及び不可避的不純物からなるスパッタリング用酸化物焼結体ターゲットであって、当該酸化物焼結体ターゲットの組織に観察される相において、相対密度が97%以上、バルク抵抗率が1000Ωcm以下であることを特徴とするスパッタリング用酸化物焼結体ターゲット。 (もっと読む)


【課題】処理対象物の表面に凹凸が生じることを防止できる生産性のよいイオン注入法を提供する。
【解決手段】本発明は、X(式中、X及びYのいずれか一方を水素原子とし、いずれか他方を質量数が11〜40の原子とし、水素原子の数を1〜6、他方の原子の数を1〜2とする)で表される分子の中から選択される少なくとも1種を含む処理ガスを用い、この処理ガスを減圧下で導入してプラズマを形成し、プラズマ中で電離したイオンを引き出し、引き出したイオンを加速して処理対象物W内に注入するイオン注入法であって、処理ガスの分圧、イオンの注入エネルギ及びイオンの注入ドーズ量の少なくとも1つを制御して、処理対象物W表面に堆積する活性種の堆積速度よりも、加速したイオンによる活性種のエッチング速度を遅くする。 (もっと読む)


【課題】400℃以下で作製可能であり、30cm/Vs以上の高い電界効果移動度と、ノーマリーオフとなる低いオフ電流を両立する薄膜トランジスタを提供する。
【解決手段】ゲート電極16と、ゲート電極と接するゲート絶縁膜15と、In(x)Zn(1−x)O(y)(0.4≦x≦0.5,y>0)で表される第1の領域A1及びIn(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250,c>0,d>0)で表され、ゲート電極に対して第1の領域よりも遠くに位置する第2の領域A2を含み、ゲート絶縁膜を介してゲート電極に対向配置されている酸化物半導体層12と、互いに離間して配置されており、酸化物半導体層を介して導通可能なソース電極13及びドレイン電極14と、を有する薄膜トランジスタ1。 (もっと読む)


【課題】所望の領域の材料のみが成膜されることを可能にし、微細パターンの形成を可能にする。また、材料の利用効率を高めることによって製造コストを低減させる。また、成膜に要する時間を短縮し、生産性を向上させる。
【解決手段】一方の面に、開口部を有する反射層と、光吸収層と、光吸収層に接して形成された材料層と、を有する第1の基板を用い、第1の基板の材料層が形成された面と、第2の基板の被成膜面とを対向させ、第1の基板の他方の面側からレーザ光を照射し、反射層の開口部と重なる位置にある材料層の一部を選択的に加熱し、材料層の一部を第2の基板の被成膜面に成膜する。 (もっと読む)


【課題】シャドウマスクを使用することなく高精細な薄膜パターンの蒸着形成を容易にする。
【解決手段】真空容器内で有機EL材料を蒸発させて、有機EL表示用基板面にマトリクス状に設けられた複数の画素電極上に選択的に被着させ、有機EL材料の発光層を形成する有機EL表示装置の製造方法であって、発光層を形成する箇所に対応して位置する画素電極の基板側の面に電気的に接触させて設けられた抵抗体に通電せず、又は該抵抗体に有機EL材料を昇華させない程度に制限された温度が発生するように通電する段階と、発光層を形成しない箇所に対応して位置する画素電極の基板側の面に電気的に接触させて設けられた抵抗体に有機EL材料を昇華させるのに十分な温度が発生するように通電する段階と、を行うものである。 (もっと読む)


121 - 140 / 3,910