【課題】エレクトロマイグレーションの抑制が図られた半導体装置を提供する。
【解決手段】半導体装置は、半導体素子の形成された半導体基板と、半導体基板の上方に、水分を含み、凹部が形成された層間絶縁膜と、凹部の内面上に形成され、非晶質及び多結晶の一方の結晶性を有する第１のバリアメタル層と、第１のバリアメタル層上に形成され、非晶質及び多結晶の他方の結晶性を有する第２のバリアメタル層と、第２のバリアメタル層上に形成された銅配線と、銅配線を覆って前記層間絶縁膜上に形成された銅拡散防止絶縁膜と、銅配線と銅拡散防止絶縁膜との界面に形成された金属酸化物層とを有する。 （もっと読む）

【課題】装置全体の小型化を図れ、また効率的な処理を行えるマルチチャンバ式のスパッタ成膜装置を提供する。
【解決手段】本発明のスパッタ成膜装置は、基板保持具に対して基板Ｗの脱着が行われる脱着機構１６と、基板Ｗに対して前処理が行われる前処理室３４と、基板Ｗに対してスパッタ成膜処理が行われる複数の成膜室３５ａ〜３５ｄとを備え、それぞれの成膜室３５ａ〜３５ｄ内には基板Ｗを静電吸着した状態で回転可能な静電チャックテーブル６２が設けられ、一つの成膜室につき複数のスパッタ源５１が設けられ、それぞれのスパッタ源５１には静電吸着面６２ａに対して傾斜した状態で対向するターゲット５０が装着され、それぞれの成膜室３５ａ〜３５ｄ内には複数のスパッタ源５１のうちの少なくとも１つを成膜室内の放電空間に対して遮蔽可能なシャッター６５が設けられている。 （もっと読む）

本発明は、ターゲットとして実施され、アーク蒸発ソースの一部である第１の電極を有する真空処理システム内でワークピースを表面処理する方法であって、第１の電極によって、アーク電流を用いてアークを動作させ、ターゲットから、ワークピース上に少なくとも部分的に、かつ断続的に堆積させる材料を蒸発させ、ワークピースホルダとして実施され、ワークピースと共にバイアス電極を構成する第２の電極を有し、電圧供給部によって、バイアス電極にアーク電流と整合するようにバイアス電圧を印加し、したがって本質的に、表面上に材料が正味で蓄積されない方法に関する。
（もっと読む）

【課題】蒸着マスクよりサイズの大きい基板への高精細の蒸着マスク蒸着を容易に行うことができる蒸着装置及び有機ＥＬ表示装置の製造方法を提供する。
【解決手段】蒸着装置は、蒸着チャンバ１と、基板の被成膜領域よりサイズの小さい蒸着マスク２と、蒸着マスクを介して被成膜領域に蒸着材料を蒸着させる蒸着源３と、基板と、蒸着マスク及び蒸着源と、の相対位置を移動させる移動機構と、制御部５と、を備えている。制御部５は、移動機構を稼動させ、基板と、蒸着マスク及び蒸着源との相対位置をステップ状に移動させ、被成膜領域を複数に分割して蒸着させる。 （もっと読む）

この発明のある種の実施具体例は、熱処理されたガラス基板によって支持される透明導電性インジウムスズ酸化物（ＩＴＯ）膜を有する被覆品の製造技術に関する。実質的に亜酸化のＩＴＯまたは金属インジウムスズ（ＩｎＳｎ）膜をガラス基板上に室温でスパッタリング蒸着する。上に蒸着された状態の膜を有するガラス基板を昇温する。熱による焼き戻し、または熱強化は、蒸着された状態の膜を結晶透明導電性ＩＴＯ膜に変換する。有利なことに、このことは、例えば、金属モードにおけるＩＴＯ蒸着の一層高い速度のため、タッチパネル組立品のコストが減少する可能性がある。フロートガラスの使用によってタッチパネル組立品のコストが一層減少する可能性がある。
（もっと読む）

【課題】アンダーバンプメタルのＣｕの膜質のバラツキを抑制してサイドエッチ量のバラツキを低減する半導体装置の製造方法及び半導体製造装置を提供することを目的とする。
【解決手段】本発明は、半導体ウエハに形成された半導体チップにアンダーバンプメタルを蒸着するスパッタ装置内の温度を判定する判定ステップと、前記スパッタ装置内の温度がアンダーバンプメタルの蒸着に適した所定温度以上でないと判定したときに、前記スパッタ装置にダミーウエハを投入するダミーウエハ投入ステップと、前記スパッタ装置にダミーウエハを投入して前記スパッタ装置内の温度が前記所定温度以上となったと判定したときに、前記半導体ウエハを前記スパッタ装置に投入する半導体ウエハ投入ステップと、を有する半導体装置の製造方法とした。 （もっと読む）

【課題】圧電性能と耐久性とがいずれも良好なＰＺＴ系の圧電体膜を提供する。
【解決手段】圧電体膜の製造方法は、式（Ｐ）で表されるペロブスカイト酸化物からなる圧電体膜の製造方法において、ａ／ｂ≧１．０７の条件で成膜を行う工程（Ａ）と、ａ／ｂ＜１．０７の条件で成膜を行う工程（Ｂ）とを順次実施して、パイロクロア相を含まないペロブスカイト単相構造であり、ａ／ｂ≦１．０６である圧電体膜を製造する。Ｐｂ_ａ（Ｚｒ_ｘ，Ｔｉ_ｙ，Ｍ_{ｂ−ｘ−ｙ}）_ｂＯ_ｃ・・・（Ｐ）（式中、Ｍは１種又は２種以上のＢサイト元素を示す。０＜ｘ＜ｂ、０＜ｙ＜ｂ、０≦ｂ−ｘ−ｙ。ａ：ｂ：ｃ＝１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。） （もっと読む）

本発明は、反転して増大する有機感光性光電子デバイスに関する。本発明の反転型有機感光性光電子デバイスは、反射電極、前記反射電極の上の有機ドナー−アクセプターヘテロ接合、および前記ドナー−アクセプターヘテロ接合上の透明電極を含む。 （もっと読む）

【課題】 実用に耐えうる耐摩耗性を備えた撥油性膜を持つ撥油性基材を製造することができる成膜方法を提供する。
【解決手段】 成膜方法は、基板１０１の表面にエネルギーを持つ粒子を照射する第１の照射工程と、前記第１の照射工程後の基板１０１の表面に乾式法を用いて第１の膜１０３を成膜する第１の成膜工程と、第１の膜１０３の表面に撥油性を有する第２の膜１０５を成膜する第２の成膜工程とを、有する。
（もっと読む）

【課題】高いフォトマスクの重ね合わせ精度を要求されるフォトマスクに好適な基板セットを提供すること。
【解決手段】本発明の基板セットは、露光装置のマスクステージにチャックされるフォトマスクを作製するためのマスクブランクで使用される基板を複数枚セットとしたマスクブランク用基板セットであって、複数枚セットで用いられる基板は、転写パターンを形成する薄膜を設ける側の主表面の形状が中央で相対的に高く、周縁部で相対的に低くなるような凸形状であり、前記主表面の中央部を含む１４２ｍｍ角の領域における平坦度が０．３μｍ以下であり、基準基板の基準主表面に対してフィティングを行ったときの差が４０ｎｍ以下であることを特徴とする。 （もっと読む）

【課題】周辺表面を汚染もしくは乱さずに、スパッタリングした銅シード層を堆積させて、所望の形状に刻設する方法を提供する。
【解決手段】底部５１６と、側壁５１４と、上側開口５２６とを有する複数の凹状のデバイス特徴を含む基板上に銅シード層を堆積させる方法であって、ａ）基板表面からのスパッタリングを引き起こす態様において前記凹状のデバイス特徴の基板表面に衝突することなく前記銅シード層の第１の部分を前記基板上にスパッタ堆積するステップと、ｂ）前記銅シード層の第２の部分を前記基板上にスパッタ堆積すると同時に、銅シード層の前記第１の部分の少なくとも一部を、前記複数の凹状のデバイス特徴のそれぞれの底部から対応する側壁へと再配分するステップと、を備える。 （もっと読む）

【課題】 結晶性に優れ、パターン化されたＢｉＴｅ系薄膜、その作製方法、および赤外線センサを提供する。
【解決手段】 本発明のＢｉＴｅ系薄膜は、基板と、基板上に位置するＢｉＴｅ系薄膜とを備える。そのＢｉＴｅ系薄膜は、パターニングされており、かつ、Ｘ線回折における（００１）面のピーク値と（０１５）面のピーク値との比であるｃ軸配向度が、１．０以上であることを特徴とする。 （もっと読む）

【課題】反りの少ない薄膜付きガラス基板を容易に製造することができる薄膜付きガラス基板の製造方法を提供する。
【解決手段】薄膜形成後の最終状態においてガラス基板１０の主面１０ａが平坦となるように、ガラス基板１０を塑性変形させることによりガラス基板１０の主面１０ａを湾曲した形状とする変形工程と、塑性変形させたガラス基板１０の主面１０ａ上に薄膜１１を形成する薄膜形成工程とを行う。 （もっと読む）

【課題】 両面積層基板の生産効率を低下させることなく、第１の金属膜の表面と第２の金属膜の表面とがくっつく不具合や、しわが生じる不具合等を防ぐことができる成膜方法を提案する。
【解決手段】 減圧雰囲気下においてロール・ツー・ロールで搬送される有機樹脂フィルムＦの両面に金属膜を成膜する両面積層基板の成膜方法であって、有機樹脂フィルムＦの一方の面に乾式めっき法である成膜手段１３ａ、１３ｂにより第１の金属膜を成膜し、この第１の金属膜の表面に乾式表面処理手段１１により酸化膜を形成した後、有機樹脂フィルムＦの他方の面に乾式めっき法である成膜手段１３ａ、１３ｂにより第２の金属膜を成膜する。 （もっと読む）

【課題】電子トンネリングを防止するのに十分な厚さにおいても、要求されるキャパシタンス値を満たすことができる高誘電率の誘電定数を有し、誘電損失が非常に低く、常誘電特性を示す線形的なＢＳＴＯ誘電体薄膜組成物を提供する。
【解決手段】（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ）誘電体薄膜に錫酸化物（ＳｎＯ_２）が連続組成拡散法によって添加され、一般式Ｂａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３（式中、モル分率ｘは０．０６≦ｘ≦０．８２の範囲であり、モル分率ｙは０．０５≦ｙ≦０．２８の範囲である）（ＢＳＴＳＯ）である誘電体薄膜組成物とする。これにより、電界によるキャパシタンスの変化がほとんどなく、要求されるキャパシタンス値を示し誘電損失は非常に低く、既存の誘電体素材であるＳｉＯ_２のような常誘電（paraelectric）特性を示す。 （もっと読む）

【課題】品質に優れ、平坦で厚い化合物半導体を成長させるための方法を提供する。
【解決手段】ＨＶＰＥを利用し、ナノ構造層を使用して高品質の平坦かつ厚い化合物半導体（１５）を異種基板（１０）上に成長させる。半導体材料のナノ構造（１２）は、分子線エピタキシャル成長（ＭＢＥ）、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）又はハイドライド気相エピタキシャル成長（ＨＶＰＥ）によって基板（１０）上に成長させることができる。化合物半導体の厚膜（１５）又はウェハは、ＨＶＰＥを使用したエピタキシャル横方向成長によってナノ構造（１２）上に成長させることができる。 （もっと読む）

【課題】例えばＣｕ膜に対するバリヤ性及び密着性を高く維持することができる層構造を形成する成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１３２内で、表面に凹部２を有する被処理体Ｗの表面に成膜処理を施す成膜方法において、遷移金属含有原料ガスを用いて熱処理により遷移金属含有膜２１０を形成する遷移金属含有膜形成工程と、元素周期表のVIII族の元素を含む金属膜２１２を形成する金属膜形成工程とを有するようにする。これにより、例えばＣｕ膜に対するバリヤ性及び密着性を高く維持する。 （もっと読む）

【課題】ナノコラムを複数有して成る化合物半導体発光素子において、蛍光体を用いることなく、高い発光効率で、色味を高精度に調整可能とする。
【解決手段】Ｓｉ基板４の一部領域にトレンチ１１を形成し、そのトレンチ１１内にさらにナノコラム２の化合物種結晶膜であるＡｌＮ層１２を形成した後にナノコラム２を成長させることで、前記ＡｌＮ層１２の有る領域は、それが無い壁１３上の領域に比べて、成長が速く、所定の時間成長させると、前記トレンチ１１と壁１３との段差を吸収して、ｐ型層１４の表面が略同じ高さとなる。これによって、同一基板でかつ単一の成長工程で簡単に、したがって低コストに、白色光などの所望の色味を実現できる。また、蛍光体を用いずに所望の色味を実現できるので、高い信頼性および長寿命化を図ることができるとともに、トレンチ１１の面積を任意に調整し、色味を細かく高精度に調整できる。 （もっと読む）

【課題】処理むらを防止して、良好な被膜を安定的に形成できるようにした表面処理装置および表面処理方法を提供する。
【解決装置】本発明の表面処理方法は、大気圧よりも低い圧力下でシランカップリング剤Ｙ１を気化させ、気化したシランカップリング剤Ｙ２の雰囲気に無機膜１０を有する基板Ｗを晒すことで無機膜１０上にシランカップリング剤の被膜を形成する表面処理工程を有する。また、本発明の表面処理装置１は、上記表面処理方法に用いられる装置であって、シランカップリング剤Ｙ１を気化させる処理剤気化装置２１と、処理剤気化装置２１に対してキャリアガスを供給するガス供給装置２２と、無機膜１０を有した基板１０を配置するとともに気化したシランカップリング剤Ｙ２が供給される成膜室３と、成膜室３内を減圧するポンプ５とを有する。 （もっと読む）

【課題】薄膜と半導体基板の熱膨張係数の違いに起因する半導体基板の反りを、生産性や信頼性を低下させることなく抑制する薄膜形成方法を提供する。
【解決手段】ウェハ２（半導体基板）の裏面２ｂ（表面）に、ウェハ２とＮｉ膜を形成する方法が、真空引き可能なロードロックチャンバ２０内にウェハ２を配置する工程と、ロードロックチャンバ２０内に配置したウェハ２を予め冷却する冷却工程と、ロードロックチャンバ２０内を真空引きする真空引き工程と、冷却工程と真空引き工程を実施した後にウェハ２の裏面２ｂにＮｉ膜を形成する工程を備えている。 （もっと読む）