【課題】 酸化物半導体膜を用いたＴＦＴでは、ソース・ドレイン電極のプラズマエッチング後に酸化物半導体膜の表面領域に酸素欠損が生成されオフ電流が高くなってしまうという課題があった。
【解決手段】ＴＦＴ１０１は、基板としての絶縁性基板１０上のゲート電極１１、ゲート電極１１上のゲート絶縁膜１２、ゲート絶縁膜１２上の酸化物半導体膜１３、及び、酸化物半導体膜１３上のソース・ドレイン電極１４を有する。そして、ＴＦＴ１０１の特徴は、酸化物半導体膜１３のソース・ドレイン電極１４が重ならない部分に、フッ素及び塩素の少なくとも一方を含む表面層１５が存在することである。 （もっと読む）

【課題】良好な特性を維持しつつ、微細化を達成した、酸化物半導体を用いた半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層と、酸化物半導体層と接するソース電極及びドレイン電極と、酸化物半導体層と重なるゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、酸化物半導体層に接して設けられた絶縁層と、を有し、酸化物半導体層は、該酸化物半導体層の端面において、ソース電極またはドレイン電極と接し、且つ該酸化物半導体層の上面において、絶縁層を介して、ソース電極またはドレイン電極と重なる半導体装置である。 （もっと読む）

【課題】半導体層を用いた素子を配線層間に形成し、かつ、ゲート電極の材料を、配線の材料以外の導電体にする。
【解決手段】第１配線層１５０の表層には、第１配線２１０が埋め込まれている。第１配線２１０上には、ゲート電極２１８が形成されている。ゲート電極２１８は、第１配線２１０に接続している。ゲート電極２１８は、第１配線２１０とは別工程で形成されている。このため、ゲート電極２１８を第１配線２１０とは別の材料で形成することができる。そしてゲート電極２１８上には、ゲート絶縁膜２１９及び半導体層２２０が形成されている。 （もっと読む）

【課題】基板の欠陥に起因した歩留まりの低下を抑制しつつ、容易に製造することができる電力用半導体装置を提供する。
【解決手段】セル電極１５０は、半導体基板１３０上に設けられており、セル構造ＣＬのそれぞれに設けられている。セル電極１５０は、２以上のセル電極１５０を含むグループ１５０ａ〜１５０ｃに分けられている。導電部材１６０ａ〜１６０ｃはグループ１５０ａ〜１５０ｃのそれぞれに電気的に接続されている。導電部材１６０ａ〜１６０ｃは使用部ＵＤおよび非使用部ＮＤを有する。使用部ＵＤは、互いに電気的に接続された２以上の導電部材１６０ａおよび１６０ｂを有する。非使用部ＮＤは、導電部材１６０ａ〜１６０ｃの少なくとも１つを有し、かつ使用部ＵＤと電気的に絶縁されている。 （もっと読む）

【課題】超音波振動を利用したワイヤーボンディングの際に、ｐ型オーミック電極がｐ型不純物拡散領域の面上から剥離することを防止する。
【解決手段】パッド電極７にボンディングワイヤー８を接合する際に、ボンディングツール１００を用いて、ボンディングワイヤー８をパッド電極７に接触させた状態で、ボンディングワイヤー８に荷重を加えながら、ｐ型オーミック電極５の長手方向に沿って超音波振動を印加する。 （もっと読む）

【課題】抵抗変化物質を含む半導体素子及びその製造方法を提供する。
【解決手段】印加された電圧によって抵抗が変化する抵抗変化物質をチャネル層として含む半導体素子及びその製造方法、前記半導体素子を含む不揮発性メモリ装置に係り、前記半導体素子は、絶縁基板上に配置されたチャネル層、前記チャネル層内に配置されたゲート電極、前記ゲート電極を取り囲むゲート絶縁膜、前記ゲート電極の両側面で、前記チャネル層上に配置されるソース電極及びドレイン電極、並びに前記基板と前記ゲート電極との間に配置される抵抗変化物質層を含み、これにより、前記半導体素子は、スイッチの機能と不揮発性メモリの機能とを同時に遂行することができる。 （もっと読む）

【課題】酸化物半導体を使用する薄膜トランジスタの特性を向上させることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】薄膜トランジスタ表示板を提供する。本発明の一実施形態に係る薄膜トランジスタ表示板は、基板の上に配置するゲート配線層、前記ゲート配線層の上に配置する酸化物半導体層、及び前記酸化物半導体層の上に配置して、前記ゲート配線層と交差するデータ配線層を含み、前記データ配線層は銅を含む主配線層、及び前記主配線層の上に配置して、銅合金を含むキャッピング層を含む。 （もっと読む）

【課題】工程が煩雑になることなく、埋め込み部分のボイドやシームを解消することができるタングステン膜の成膜方法を提供すること。
【解決手段】処理容器内において、ホールを有する基板にＣＶＤによりタングステン膜を成膜してホール内にタングステンの埋め込み部を形成する工程と、同じ処理容器内にエッチングガスとしてＣｌＦ_３ガスまたはＦ_２ガスを供給して埋め込み部の上部をエッチングし、開口を形成する工程と、開口が形成された埋め込み部を有する基板に対して同じ処理容器内において、ＣＶＤによりタングステン膜を成膜する工程とを有する。 （もっと読む）

【課題】配線等のパターンを、材料の利用効率を向上させ、かつ、作製工程を簡略化して得られた表示装置である。また配線等のパターンを所望の形状で制御性よく形成された導電膜を有する表示装置である。
【解決手段】トランジスタ上の第１の導電膜と、第２の導電膜とは、複数の屈曲点を有するコの字状に設けられる。本形状であっても、第１の導電膜と、第２の導電膜とはパターンを所望の形状で制御性よく形成される。なお、第１の導電膜と第２の導電膜は、共通電極層と、画素電極層となることができる。 （もっと読む）

【課題】接合障壁ショットキーダイオード及びその製造方法を提供すること。
【解決手段】第１の導電型を有する半導体層と、この半導体層上にあり、半導体層と共にショットキー接合部を形成する金属接点と、半導体層内に半導体領域とを含んでいる。半導体領域と半導体層とが、第１のｐ−ｎ接合部を、ショットキー接合部と並列に形成する。第１のｐ−ｎ接合部は、ショットキー接合部に逆バイアスがかけられたとき、ショットキー接合部に隣接する半導体層内に空乏領域を発生させるように構成され、それによってショットキー接合部を通る逆漏れ電流が制限される。第１のｐ−ｎ接合部は、ショットキー接合部に逆バイアスがかけられたとき、第１のｐ−ｎ接合部のパンチスルーが、ショットキー接合部の降伏電圧よりも低い電圧で起こるように構成される。 （もっと読む）

【課題】逆方向リーク電流および閾値電圧を低減することができる半導体装置を提供すること。
【解決手段】表面１２および裏面１１を有するＳｉＣエピタキシャル層６の表面１２に接するように、アノード電極２７をショットキー接合させる。そして、ショットキーバリアダイオード１の閾値電圧Ｖ_ｔｈを０．３Ｖ〜０．７Ｖにし、定格電圧Ｖ_Ｒにおけるリーク電流Ｊ_ｒを１×１０^−９Ａ／ｃｍ^２〜１×１０^−４Ａ／ｃｍ^２にする。 （もっと読む）

【課題】オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供する。
【解決手段】半導体装置１の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、一方の主面上に活性層２３を形成する工程と、基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、他方の主面を含む領域を研削する工程において形成されたダメージ層２２Ｃを除去する工程と、ダメージ層２２Ｃが除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。 （もっと読む）

【課題】少ない工程数で形成でき、耐熱性に優れた温度検出素子を備える炭化珪素（ＳｉＣ）半導体装置を提供する。
【解決手段】ＳｉＣ半導体装置は、ＳｉＣ基板１に形成された半導体素子と、底面にバリアメタル１４を備える配線層を用いて形成したソース電極１５およびゲートパッド１６と、その配線層のバリアメタル１４の一部を用いて形成した測温抵抗体２０を備える。 （もっと読む）

【課題】二酸化珪素からなる層間絶縁膜を挟んでアルミニウムを含む電極とゲート電極とを配置した場合に、当該アルミニウムを含む電極とゲート電極とが短絡することを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】ＭＯＳＦＥＴ１００の製造方法は、活性層７上にゲート酸化膜９１を形成する工程と、ゲート酸化膜９１上にゲート電極９３を形成する工程と、活性層７に対してオーミック接触するソースコンタクト電極９２を形成する工程と、ソースコンタクト電極９２が形成された後、ゲート電極９３を覆うように二酸化珪素からなる層間絶縁膜９４を形成する工程とを備え、ソースコンタクト電極９２を形成する工程は、活性層７に接触するようにアルミニウムを含む金属層を形成する工程と、金属層を合金化する工程とを含む。 （もっと読む）

【課題】ＳｉＣが用いられる半導体層中において、簡易な工程で再現性よく埋め込み絶縁層を形成する。
【解決手段】単結晶のＳｉＣ１２の表面の温度を局所的に急激に上昇させ、その後で急激に冷却することによって、単結晶を局所的に非晶質化層３０を形成することができる。この非晶質層３０は、元の単結晶ＳｉＣの導電型や抵抗率に関わらず、高抵抗層（絶縁層）となる。このため、こうした非晶質層を埋め込み絶縁層と同様に使用することができる。このためには、（１）レーザー光を効率的に吸収する層１００を局所的に半導体層の上に形成してからレーザー光を照射する、（２）レーザー光を局所的に半導体層に照射する、という２つの手段のいずれかを用いることができる。 （もっと読む）

【課題】互いに隣接する２つの半導体層どうしの境界部分において、電界集中を緩和し、絶縁耐圧を改善することが可能な半導体装置およびその製造方法を提供する。
【解決手段】第１半導体層１１の露出面１１ａ、第２半導体層１２の一面１２ａ、および第３半導体層１３Ａ，１３Ｂの表面１３Ａａ，１３Ｂａの互いの境界で段差が実質的に無くなるように形成することで、露出面１１ａ、一面１２ａ、および表面１３Ａａ，１３Ｂａからなる平面Ｑ上に、段差無く平坦なゲート酸化膜１６が形成できる。
これにより、ゲート酸化膜１６の特定部分に電界が集中し、ゲート絶縁耐圧の低下などゲート酸化膜１６の機能を大きく損なうことがない。 （もっと読む）

【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】直列に接続されたメモリセルと、メモリセルを選択して第２信号線及びワード線を駆動する駆動回路と、書き込み電位のいずれかを選択して第１信号線に出力する駆動回路と、ビット線の電位と参照電位とを比較する読み出し回路と、書き込み電位及び参照電位を生成して駆動回路および読み出し回路に供給する、電位生成回路と、を有し、メモリセルの一は、ビット線及びソース線に接続された第１のトランジスタと、第１、第２の信号線に接続された第２のトランジスタと、ワード線、ビット線及びソース線に接続された第３のトランジスタを有し、第２のトランジスタは酸化物半導体層を含み、第１のトランジスタのゲート電極と、第２のトランジスタのソース電極またはドレイン電極の一方が接続された、多値型の半導体装置。 （もっと読む）

【課題】フィンがバルク半導体上に形成されている場合においても、電流駆動力増大を図りつつ、オフリーク電流を低減させる。
【解決手段】フィン型半導体層１の両側面には、チャネル領域７のポテンシャルを制御するゲート電極４が配置され、チャネル領域７には、フィン型半導体層１のソース層２側から根元ＢＭ側にかけてポテンシャルバリアＰＢ１、ＰＢ２が形成されている。 （もっと読む）

【課題】炭化珪素半導体装置の製造において、上面が平坦な終端構造とリセス状のアライメントマークとを少ないマスク数で形成すると共に、アライメントマークのリセスの深さを最適化する。
【解決手段】ハーフトーン露光法を用いて、ＳｉＣエピタキシャル層２に達する第１の開口部１２ａとＳｉＣエピタキシャル層２に達しない第２の開口部とを有するレジストパターン１１を、ＳｉＣエピタキシャル層２上に形成する。エッチングにより、第１の開口部１２ａに露出したＳｉＣエピタキシャル層２にリセス状のアライメントマーク９を形成すると同時に第２の開口部１２ｂをＳｉＣエピタキシャル層２に到達させる。その後、イオン注入により、第２の開口部１２ｂに露出したＳｉＣエピタキシャル層２に、終端領域８を形成する。 （もっと読む）

【課題】ジャンクションバリアショットキーダイオードの耐圧を低下させることなく、リーク電流の低減とオン電流の増大を両立したダイオードを提供する。
【解決手段】本発明は、ジャンクションバリアショットキーダイオードにおいて、ｐｎ接合を形成するｐ型領域の側部に存在するｐｎ接合の傾きが、当該ｐ型領域の底部に存在するｐｎ接合の傾きより急峻である。 （もっと読む）