【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】水素を用いた熱分解において、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させる。
【解決手段】半導体装置１の製造方法は、基板１０に窒化物半導体で形成された第１層（障壁層２５）および第２層（キャップ層２６）を順に堆積させる堆積工程と、窒素および水素の混合雰囲気中で加熱して第２層をエッチングする熱エッチング工程とを備える。熱エッチング工程では、水素濃度が１％以上２０％以下であることが望ましい。 （もっと読む）

【課題】オン抵抗が低く、かつ、耐圧が高いノーマリーオフの半導体装置を提供する。
【解決手段】基板１０２の上方に形成された、ＩＩＩ−Ｖ族化合物半導体からなるバックバリア層１０６と、バックバリア層１０６上に形成され、バックバリア層よりバンドギャップエネルギーが小さいＩＩＩ−Ｖ族化合物半導体からなるチャネル層と１０８、チャネル層１０８にオーミック接続された第１の電極１１６，１１８と、チャネル層の上方に形成された第２の電極１２０と、を備え、バックバリア層１０６は第２の電極１２０の下方に設けられ、かつ、第２の電極１２０の下方から第１の電極の１１６，１１８下方まで連続して設けられていない半導体装置を提供する。 （もっと読む）

【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャンネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０の方向に突出した多数のパターン化された突起６１を備え、内部に窒化物半導体層３０にオーミック接合されるオーミックパターン６５を含むソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上に、且つ、パターン化された突起６１を含んでソース電極６０上の少なくとも一部に亘って形成された誘電層４０と、一部が、誘電層４０を間に置いてソース電極６０のパターン化された突起６１部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極７０と、を含んでなる。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】オン抵抗を低め、高電流で動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上部に配設され、内部に２次元電子ガスチャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間して配設され、窒化物半導体層３０にショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成され、ドレイン電極５０とソース電極６０との間にリセスを形成する誘電層４０と、ドレイン電極５０と離間して誘電層４０上及びリセスに配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向へのエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】オン抵抗が低く、かつ、Ｖｔｈが高い半導体装置を提供する。
【解決手段】基板１０２の上方に、ＩＩＩ−Ｖ族化合物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に、バックバリア層１０６よりバンドギャップエネルギーが小さいＩＩＩ−Ｖ族化合物半導体で形成され、バックバリア層１０６の上方の少なくとも一部に設けられたリセス部１２２において、他の部分より膜厚が薄いチャネル層１０８と、チャネル層１０８にオーミック接合された第１の電極１１６，１１８と、少なくともリセス部においてチャネル層の上方に形成された第２の電極１２０と、を備える半導体装置を提供する。 （もっと読む）

【課題】窒化物半導体を用いた半導体装置のオン抵抗を低減できるようにする。
【解決手段】半導体装置は、アンドープのＡｌＧａＮ層１０４と、該ＡｌＧａＮ層１０４の上に形成され、ＡｌＧａＮ層１０４とオーミック接触するソース電極１０７及びドレイン電極１０８とを有している。ＡｌＧａＮ層１０４の上部における少なくとも各電極１０７、１０８と接触する部分には、不純物拡散層１１０が形成されている。不純物拡散層１１０は、ＡｌＧａＮ層１０４に対しアクセプタ性を示す不純物が拡散し、且つ、ＡｌＧａＮ層１０４における窒素空孔と不純物とが結合してなる不純物準位が、ＡｌＧａＮ層１０４の伝導帯端の近傍に形成される。 （もっと読む）

【課題】順方向電圧降下の増大が抑制され、且つ順方向サージ耐量の高い、整流機能を有する半導体装置を提供する。
【解決手段】互いに対向する第１の主面１１０から第２の主面１２０に向かって延伸し、且つ底部が第２の主面１２０に達しない複数の溝部１５が形成された第１導電型の半導体積層体１０と、それぞれの外縁領域の一部が溝部１５の側面に露出するように半導体積層体１０の第１の主面１１０に互いに離間して埋め込まれた第２導電型の複数のアノード領域２０と、アノード領域２０の形成されていない領域において半導体積層体１０とショットキー接合を形成し、且つアノード領域２０とオーミック接合を形成して、半導体積層体１０の第１の主面１１０に配置されたアノード電極３０と、半導体積層体１０の第２の主面１２０に配置されたカソード電極４０とを備える。 （もっと読む）

【課題】低シート抵抗化、リーク電流の低減、および、オーミック電極の接触抵抗の低減を実現する。
【解決手段】基板と、基板上に設けられ第１の窒化物系化合物半導体からなるチャネル層と、チャネル層上に設けられたバリア層と、バリア層上に設けられた第１電極と、チャネル層の上方に設けられた第２電極とを備え、バリア層は、チャネル層上に設けられ第１の窒化物系化合物半導体よりバンドギャップエネルギーが大きい第２の窒化物系化合物半導体からなる障壁層と、第２の窒化物系化合物半導体よりバンドギャップエネルギーが小さい第３の窒化物系化合物半導体からなり量子準位が形成された量子準位層とを有する半導体デバイスを提供する。 （もっと読む）

【課題】逆方向リーク電流および順方向電圧を低減することができる半導体装置を提供すること。
【解決手段】表面１２および裏面１１を有し、表面１２側に側壁２２および底壁２０を有する台形トレンチ１７が形成されたＳｉＣエピタキシャル層６の表面１２に接するように、アノード電極２７をショットキー接合させる。また、各台形トレンチ１７の底壁２０のエッジ部２４を、曲率半径Ｒが０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）（式（１）において、Ｌはトレンチ１７の幅方向に沿って対向するエッジ部２４間の直線距離を示している。）を満たすように、台形トレンチ１７の外方へ向かって湾曲する形状に形成する。 （もっと読む）

【課題】エアブリッジの強度を向上させる。
【解決手段】半導体層上に設けられ、互いに並列に配置された複数のソースフィンガー１０と、半導体層上に設けられ、複数のソースフィンガー１０と交互に配置された複数のドレインフィンガー１２と、半導体層上に設けられ、ソースフィンガー１０とドレインフィンガー１２との間にそれぞれ配置された複数のゲートフィンガー１４と、複数のゲートフィンガー１４同士、複数のソースフィンガー１０同士、および複数のドレインフィンガー１２同士のいずれかを共通に接続するバスラインと、複数のソースフィンガー１０、複数のドレインフィンガー１２、および複数のゲートフィンガー１４のいずれかに設けられ、バスライン上を跨ぐ複数の第１エアブリッジ２４と、複数の第１エアブリッジ２４同士の間を接続し、半導体層との間に空隙を有する第２エアブリッジ２６と、を備える半導体装置。 （もっと読む）

【課題】良好なオン特性を維持したまま、逆方向バイアスに対するリーク電流を低減した半導体デバイスを得る。
【解決手段】窒化物系化合物半導体からなるチャネル形成層と、チャネル形成層上に設けられ、第１の窒化物系化合物半導体からなる第１の半導体層、および、第２の窒化物系化合物半導体からなる第２の半導体層を有する疑似混晶からなる疑似混晶層と、疑似混晶層上に設けられ、窒化物系化合物半導体からなり、チャネル形成層の多数キャリアと反対の導電型を有する導電半導体層と、導電半導体層に接する第１の電極と、チャネル形成層に電気的に接続された第２の電極と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】窒化物半導体発光素子の電流拡散効率を向上させるとともに、コンタクト抵抗をも低減でき、大きな駆動電流密度においても発光均一性と高い光出力を得ながら、動作電圧を低減させる得る窒化物半導体発光素子およびその製造方法を提供する。
【解決手段】基板の同一面側にｎ側およびｐ側電極パッドが形成された窒化物半導体発光素子であって、ｐ側電極パッド（およびｎ側電極パッド）から枝状に延伸された延長部を形成し、それによって発光素子中の電流分布を改善する電極構造の窒化物半導体発光素子において、ｎ側およびｐ側のシート抵抗がいずれも充分に低い場合に、ｐ型窒化物半導体層上に形成された透光性導電膜からなる電流拡散層のシート抵抗を一定条件下において高くすることにより、ｐ型窒化物半導体層と電流拡散層とのコンタクト抵抗を低減し、且つ、シート抵抗の面内分布がより均一になり、光出力も向上する。 （もっと読む）

【課題】高電力で高性能なデバイスによって生成される熱応力に耐えることができる金属相互接続システムを提供する。
【解決手段】半導体デバイス構造であって、炭化ケイ素およびＩＩＩ族窒化物からなる群から選択される広バンドギャップの半導体部分と、該半導体部分に対する相互接続構造であって、それぞれ２つの高導電性層と互い違いに、少なくとも２つの拡散バリア層を含む、相互接続構造とを備え、該拡散バリア層は、該高導電性層とは異なる熱膨張係数を有し、該高導電性層よりも低い熱膨張係数を有し、該それぞれの熱膨張係数の差異は、該高導電性層の膨張を抑えるために十分な大きさであるが、層間の接着強度を超える歪みを隣接層間に生じさせる差異よりも小さい、半導体デバイス構造。 （もっと読む）

【課題】常時オフＶＪＦＥＴ集積電源スイッチを含むワイドバンドギャップ半導体デバイスの提供。
【解決手段】電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法を提供する。
【解決手段】本発明は、基板上に薄膜トランジスタを製造する製造装置であり、基板に関する基板情報を取得する取得部と、取得部で得られた基板に関する基板情報に基づいて、基板の伸縮強度が高い方向を特定し、伸縮強度が高い方向と薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように薄膜トランジスタを形成する向きを設定する設定部とを有する。 （もっと読む）

【課題】アモルファス状態の透明導電膜の光透過率を増加させ、シート抵抗を低下させ、ｐ型半導体層とのオーミックコンタクトを形成する技術を提供する。
【解決手段】
真空排気された真空槽３１内に、アモルファス状態の透明導電膜が表面に露出する処理対象物１が配置された状態で、真空槽３１内に不活性ガスと酸素ガスとを、不活性ガスに対する酸素ガスの流量比が１／２０以上３／７以下になるように導入して圧力を上昇させ、圧力が上昇した状態で処理対象物１を３００℃以上８００℃以下に加熱する（第一のアニール工程）。次いで、酸素ガスの導入を停止して、真空槽３１内の酸素ガスの分圧が第一のアニール工程での酸素ガスの分圧よりも低下した状態で、処理対象物１を３００℃以上８００℃以下に加熱する（第二のアニール工程）。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムを提供する。
【解決手段】本発明は、基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法である。ソース電極およびドレイン電極を形成する工程において、基板の歪み、または基板の伸縮率に基づいて、露光データを、スケーリング処理を用いて薄膜トランジスタのチャネル長を固定した状態で補正して第１の補正データを作成する。この第１の補正データに基づいて、ソース電極およびドレイン電極の形成領域にレーザ光を照射し、その形成領域を親液性にする。この形成領域に、ソース電極およびドレイン電極となる液滴を、打滴データに基づいて打滴する。 （もっと読む）

【課題】記憶内容に対する保持特性の改善を図ることが可能な半導体装置を提供する。また、半導体装置における消費電力の低減を図る。
【解決手段】チャネル形成領域に、トランジスタのオフ電流を十分に小さくすることができるワイドギャップ半導体材料（例えば、酸化物半導体材料）を用い、且つ、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能となる。また、ゲート電極用のトレンチを有することで、ソース電極とドレイン電極との距離を狭くしても該トレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。 （もっと読む）