説明

Fターム[4M104BB15]の内容

半導体の電極 (138,591) | 電極材料 (41,517) | 遷移金属 (20,763) | 高融点金属 (9,978) | Ti (3,278) | Ti/Pt/Au (104)

Fターム[4M104BB15]に分類される特許

1 - 20 / 104


【課題】信頼性を向上させることができる光半導体装置の製造方法を得る。
【解決手段】n−InP基板1上に、分離溝13で互いに分離された光半導体素子14,15を形成する。光半導体素子14,15の上面に、Ptを含む電極21,22をそれぞれ形成する。電極21,22に電気的に接続された電極24を形成する。電極24を給電層とした電解メッキ法により電極21,22上にAuメッキ層26,27をそれぞれ形成する。Auメッキ層26,27を覆うレジスト23をフォトリソグラフィにより形成する。レジスト23をマスクとして電極24をエッチングして電極21と電極22を電気的に分離する。電極24を形成する際に、分離溝13内に電極24が形成されないようにする。 (もっと読む)


【課題】複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術を提供する。
【解決手段】第1の窒化物半導体層3,5,7と、第1の窒化物半導体層よりも禁制帯幅が大きい第2の窒化物半導体層5,6,8とが積層されたヘテロ接合体を少なくとも2つ以上有する窒化物半導体積層体10を備え、窒化物半導体積層体10に設けられたドレイン電極14と、ソース電極13と、ドレイン電極14とソース電極13の両者に対向して設けられたゲート電極15,16とを有し、ドレイン電極14とソース電極13は、窒化物半導体積層体10の表面または側面に配置され、ゲート電極15,16は、窒化物半導体積層体10の深さ方向に設けられた第1ゲート電極15と、該第1ゲート電極15と窒化物半導体積層体10の深さ方向の配置深さが異なる第2ゲート電極16とを有する。 (もっと読む)


【課題】ホモエピタキシャルLED、LD、光検出器又は電子デバイスを形成するために役立つGaN基板の形成方法の提供。
【解決手段】約10/cm未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが1019cm−3未満の窒化ガリウムからなる単結晶基板上に配設された1以上のエピタキシャル半導体層を含むデバイス。かかる電子デバイスは、発光ダイオード(LED)及びレーザーダイオード(LD)用途のような照明用途、並びにGaNを基材とするトランジスター、整流器、サイリスター及びカスコードスイッチなどのデバイスの形態を有し得る。また、約10/cm未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが1019cm−3未満の窒化ガリウムからなる単結晶基板を形成し、該基板上に1以上の半導体層をホモエピタキシャルに形成する方法及び電子デバイス。 (もっと読む)


【課題】信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供すること。
【解決手段】半導体装置1は金属膜22を備えている。金属膜22は、ゲート部30とドレイン電極24及び/又はソース電極26の間の半導体積層体10の表面の少なくとも一部に設けられている。金属膜22は、半導体積層体10の表面部に窒素空孔を形成することが可能な材料である。 (もっと読む)


【課題】光取り出し効率が高く、光出力の再現性が高い半導体発光素子及び半導体発光装置を提供する。
【解決手段】実施形態によれば、第1半導体層と、第2半導体層と、第1半導体層と第2半導体層との間に設けられた発光層と、を有する積層構造体と、第1半導体層に接続された第1電極と、第2半導体層に接続された第2電極であって、第2電極は、第2半導体層の上に設けられ、第2半導体層に対する接触抵抗が相対的に低い第1膜と、第2半導体層の上において第1膜の周縁に設けられ、第2半導体層に対する接触抵抗が相対的に高く反射特性を有する第2膜と、を有する第2電極と、第2膜の一部と第2半導体層との間の部分を有する誘電体膜と、を備え、第2膜の外側の縁端から第1膜までの距離は、第1主面の周辺部よりも中心部において小さいことを特徴とする半導体発光素子を提供する。 (もっと読む)


【課題】工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる半導体装置の製造方法を提供する。
【解決手段】第1のレジスト膜11と、第1のレジスト膜11の開口よりも小さな開口を有する第2のレジスト膜12とを用いて、SiO絶縁膜10を異方性ドライエッチングによってエッチングして、SiO絶縁膜10にテーパ状の開口部101を形成する。このため、GaN層1を斜めに設置し直してSiO絶縁膜10をエッチングする必要がなく、GaN層1を水平に設置したままSiO絶縁膜10をエッチングすることができ、工程を簡素化できる。 (もっと読む)


【課題】 発光ムラを抑制し、より均一に発光することが可能な発光素子を提供することを課題とする。
【解決手段】 一実施形態に係る発光装置は、第1主面及び第2主面を有する半導体部と、第1主面側に設けられた第1電極と、第2主面側に設けられた第2電極と、を備える。第1電極は、第1主面の中心部を取り囲むように配置された3以上の外部接続部と、外部接続部から第1主面の中心部に向かって延伸する第1延伸部と、を備える。 (もっと読む)


【課題】電気的特性が良好で加工性が良好な電極を有する半導体発光素子及びその製造方法を提供する。
【解決手段】実施形態によれば、第1導電形の第1半導体層と、第2導電形の第2半導体層と、発光部と、第1導電層と、第2導電層と、を備えた半導体発光素子が提供される。前記発光部は、前記第1半導体層と前記第2半導体層との間に設けられる。前記第1導電層は、第1平均粒径を有する多結晶を含み、前記発光部から放出される光に対して透過性である。前記第2導電層は、前記第2半導体層と前記第1導電層との間において前記第2半導体層と前記第1導電層とに接し、前記第1平均粒径よりも小さく150ナノメートル以下の第2平均粒径を有する多結晶を含み、前記光に対して透過性である。 (もっと読む)


【課題】透明導電膜の被覆率を向上させた半導体発光素子の製造方法を提供する。
【解決手段】半導体発光素子10の製造方法では、発光部13を含む多層構造の半導体層11上に、発光部13から放射される光に対して透明な透明導電膜15を形成する。透明導電膜15の一部にマスク材20を形成する。マスク材20を用いて、透明導電膜15をウェットエッチングし、半導体層11を露出させる。マスク材20を用いて、露出した半導体層11を異方性エッチングし、発光部13を除去する。マスク材20を除去し、半導体層11であって活性層13が除去されて露出した部分上に第1電極16を形成し、透明導電膜15上に第2電極17を形成する。 (もっと読む)


【課題】欠陥密度が低減したドリフト層を有する高出力ダイヤモンド電子素子を提供する。
【解決手段】半絶縁性単結晶ダイヤモンド基板の一方の面に、pダイヤモンド層からなるドリフト層を成膜し、該ドリフト層の上にpダイヤモンド層からなるコンタクト層を成膜する工程と、前記基板の他方の面に開口部をエッチングにより形成して、前記基板を構造保持材として前記ドリフト層の一部が露出した露出部を形成する工程と、前記露出部にカソード電極を設け、前記コンタクト層にアノード電極を設ける工程とにより、ダイヤモンド電子素子の積層構造を形成する。ドリフト層を基板上に直接成膜するので、欠陥密度の減少した素子を得ることができる。 (もっと読む)


【課題】欠陥密度が低減したドリフト層を有する高出力ダイヤモンド電子素子を提供する。
【解決手段】ダイヤモンド半導体からなるドリフト層と、半絶縁性ダイヤモンド層を有する構造保持材と、ダイヤモンド半導体からなるコンタクト層とを備えるダイヤモンド電子素子であって、前記構造保持材は、開口部を有し、前記ドリフト層の一方の面に積層されており、前記コンタクト層は、前記開口部内において、前記ドリフト層に直接積層されており、また、アノード電極は、前記開口部内の前記コンタクト層に設け、カソード電極は前記ドリフト層の他方の面に設けて、例えば、ショットキーバリアダイオードを実現する。単結晶ダイヤモンド基板の一方の基板面に欠陥層を形成した後、該基板面上に前記ドリフト層を成膜し、半絶縁性ダイヤモンド層を選択的に成長させて開口部を有する構造保持材を形成した後、前記基板はスマートカット法により素子部より分離する。 (もっと読む)


【課題】正負一対の電極が半導体層を挟んで形成された半導体発光素子において、電極間の電流密度を均一にし、素子全体の発光分布を改善する。
【解決手段】半導体層2と、半導体層2の上面に互いに対向するようにかつ互い違いとなるように並列して配置された複数の第1電極3と、半導体層2の下面に配置された第2電極4と、を備える半導体発光素子10であって、第1電極3は、外部と接続するための外部接続部3aと、半導体層2の上面における中央領域の方向に延伸した第1延伸部3bと、第1延伸部3bとは反対方向であって、半導体層2の周縁内側まで延伸した第2延伸部3cと、を備え、半導体層2の上面で対向する第1電極3の第1延伸部3bのそれぞれは、中央領域において、その先端側が隣り合う方向で対向するように配置される。 (もっと読む)


【課題】ゲートパッド電極と裏面金属電極間のリーク電流を抑制し、ボンディング強度を向上させ、高性能化・高信頼化を図る。
【解決手段】基板10の第1表面上に配置され、それぞれ複数のフィンガーを有するゲート電極24・ソース電極20およびドレイン電極22およびオーム性電極層18と、ゲート電極・ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1〜4・ソース端子電極SE1〜4およびドレイン端子電極DEと、オーム性電極層上に配置され、ゲート端子電極と接続するゲートパッド電極30と、オーム性電極層と基板との界面に形成された反応層を覆うように基板内に形成された第1導電型半導体層16と、第1導電型半導体層16を覆うように、基板内に形成され、第1導電型と反対導電型の第2導電型半導体層とを備える半導体装置1。 (もっと読む)


【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第1エミッタ電極107bの側部には、例えば酸化シリコンからなる庇部108が形成され、また、少なくともキャップ層106を含んで構成されたエミッタメサの露出している側面から庇部108の下部の領域のレッジ構造部105aにかけて形成された、例えば窒化シリコンからなる被覆層109が形成されている。被覆層109が、庇部108の側面,庇部108の下面,エミッタメサの側部,およびレッジ構造部105aの上にかけて形成されている。 (もっと読む)


【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第1フィールドプレートFAは、第1絶縁膜上に、第1電極102と第2電極103との間に相互に間隔を置いて配置され、第2フィールドプレートFBは、第2絶縁膜上に、第1電極102上方から第2電極103上方までの間に相互に間隔を置いて配置され、
第1電極および第2電極側末端のFBは、第1電極または第2電極およびそれに隣り合うFAに重なり、
前記第1電極および第2電極側末端FB以外の一方のFAまたはFBは、第1電極から第2電極への方向と垂直方向に隣り合う複数の他方のFAまたはFBに重なり合い、前記第1電極および第2電極側末端FB以外の他方のFAまたはFBは、第1電極から第2電極への方向に隣り合う2つの前記一方のFAまたはFBに重なり合う半導体装置。 (もっと読む)


【課題】本発明の半導体装置は、nチャネルの高電子移動度トランジスタ(HEMT)とpチャネル電界効果トランジスタとを単一の基板上に形成した。
【解決手段】nチャネル電界効果トランジスタは、第1チャネル層7と、この第1チャネル層7にヘテロ接合し、n型の電荷を供給するn型第1障壁層6と、n型第1障壁層6に対してpn接合型の電位障壁を有するp型ゲート領域10とを備え、pチャネル電界効果トランジスタは、p型の第2チャネル層13と、pn接合型の電位障壁を有するn型ゲート領域18とを備える。各トランジスタはpn接合型のゲート領域を有するのでターンオン電圧を高くすることが可能となり、ゲート逆方向リーク電流を減少させたエンハンスメントモードでの動作を実現した。 (もっと読む)


【課題】HBTによる段差を低減し、接合面積をより小さくできるようにする。
【解決手段】半絶縁性のInPからなる基板101の上に形成されたアンドープInPからなる第1半導体層102と、第1半導体層102の上に接して形成された第1導電型のInPからなるエミッタ層103と、第1半導体層102の上に接して形成された第2導電型のInGaAsからなるベース層106と、第1半導体層102の上に接して形成されたInGaAsからなるコレクタ層107とを少なくとも備える。加えて、エミッタ層103,ベース層106,およびコレクタ層107は、これらの順に第1半導体層102の平面上で配列して接続されている。 (もっと読む)


【課題】 スイッチング速度の低下やオン抵抗の増大を抑制しつつ、オフ耐圧を改善可能な半導体装置を提供する。
【解決手段】
半導体層11および12は、基板10上に形成され、第1の電極101、第2の電極102および絶縁膜14は、それぞれ、半導体層11および12上に形成され、絶縁膜14は、第1の電極101と第2の電極102との間に配置され、フィールドプレート電極17Aおよび17Bは、複数であり、かつ、絶縁膜14上に点在し、第1の電極101および第2の電極102は、半導体層11および12を介して電気的に接続されており、前記第1の電極と前記第2の電極との間の電圧印加時における電流の方向と垂直方向の各フィールドプレート電極の長さ、および、前記電流の方向と垂直方向に隣接する各フィールドプレート電極間の距離が、それぞれ、第1の電極101と第2の電極102との間の距離以下であることを特徴とする半導体装置。 (もっと読む)


【課題】ゲート電極からチャネル層までの距離のばらつきが低減されたHEMT半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、リセスエッチング工程後に酸化膜形成工程を行う。リセスエッチングを行った後に、HEMT構造基板の加熱や過酸化水素への浸漬によって、強制的に酸化膜6’’及び7’’を形成する。このような酸化膜6’’及び7’’は、面内均一性に優れ、かつ、ある厚さで安定するため、大気中に暴露してもそれ以上酸化は進まない。酸化膜6’’及び7’’は、例えば、濃度3%の過酸化水素水にHEMT構造基板を3分間浸漬させることや、120℃のホットプレート上で2分間HEMT構造基板を加熱させることにより形成することができる。 (もっと読む)


【課題】気泡の発生を防止し、熱抵抗を低減化する半導体装置を提供する。
【解決手段】基板10表面上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層上に配置された活性領域AAと、活性領域上に配置され、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、ゲート電極、ソース電極およびドレイン電極ごとにフィンガーをそれぞれ束ねて形成したゲート端子電極GE、ソース端子電極SEおよびドレイン端子電極DEと、ソース端子電極の下部に配置されたVIAホールCSと、基板10裏面に配置され、ソース端子電極に対してVIAホールを介して接続された裏面金属層BEと、基板の裏面のVIAホールからソース端子電極が配置される基板端に渡って設けられた溝SCとを備える。 (もっと読む)


1 - 20 / 104