【課題】メタルゲート電極を有するｐチャネル型電界効果トランジスタにおいて、所望するしきい値電圧を安定して得ることのできる技術を提供する。
【解決手段】半導体基板１上に形成されたＨｆＳｉＯＮ膜からなるゲート絶縁膜５ｈ上に、Ｍｅ−Ｏ−Ａｌ−Ｏ−Ｍｅ結合を含むＭｅ_１−ｘＡｌ_ｘＯ_ｙ（０．２≦ｘ≦０．７５、０．２≦ｙ≦１．５）組成の導電性膜を一部に有するメタルゲート電極６、またはＭｅ−Ｏ−Ａｌ−Ｎ−Ｍｅ結合を含むＭｅ_１−ｘＡｌ_ｘＮ_１−ｚＯ_ｚ（０．２≦ｘ≦０．７５、０．１≦ｚ≦０．９）組成の導電性膜を一部に有するメタルゲート電極６を形成する。 （もっと読む）

【課題】ハーフピッチサイズが３２ｎｍ以下のＣＭＩＳデバイスを有する半導体装置において、ｎチャネル型電界効果トランジスタおよびｐチャネル型電界効果トランジスタのそれぞれの閾値電圧を適切に設定することのできる技術を提供する。
【解決手段】ｐＭＩＳ形成領域に、主としてＡｌが拡散した高誘電体膜５ｈ（例えばＨｆＯ_２膜）により構成されるゲート絶縁膜５ならびに下層メタルゲート電極６Ｄと上層メタルゲート電極６Ｕとの積層膜からなるメタルゲート電極６を有するｐＭＩＳ１００ｐを形成し、ｎＭＩＳ形成領域に、主としてＬａ（ランタン）が拡散した高誘電体膜５ｈ（例えばＨｆＯ_２膜）により構成されるゲート絶縁膜１１ならびに上層メタルゲート電極６Ｕからなるメタルゲート電極１２を有するｎＭＩＳ１００ｎを形成する。 （もっと読む）

【課題】窒素不足に起因する移動度の低下を抑制し、窒素不足に起因するリーク電流を低減することができる窒化物半導体装置、その製造方法を提供する。
【解決手段】窒化物半導体装置１は、基板１０と、バッファ層１１と、窒化物半導体層（第１窒化物半導体層１２、第２窒化物半導体層１３、第３窒化物半導体層１４）と、第１電極２２と、第２電極２３と、制御電極２５とを備える。第１電極２２と第２電極２３との間で第３窒化物半導体層１４の表面から第２窒化物半導体層１３に渡って凹状に形成されたリセス部１６を備え、リセス部１６は、絶縁性窒化物で形成された窒化物絶縁膜１７を備え、制御電極２５は、導電性窒化物で形成され窒化物絶縁膜１７（ゲート絶縁膜）に重ねて配置されている。 （もっと読む）

【課題】 トランジスタのスイッチング速度低下を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 本発明では、半導体基板１００上にゲート絶縁膜１０４を形成する工程と、ゲート絶縁膜１０４上に金属膜１０７を形成する工程と、金属膜１０７上に金属シリコン化合物膜１０８を連続して堆積する工程と、金属シリコン化合物膜１０８上にシリコン膜１１０を形成する工程と、金属膜１０７、金属シリコン化合物膜１０８及びシリコン膜１１０を加工する工程と、を備える。 （もっと読む）

【課題】酸化物半導体を用いた好適な構造のｎチャネル型トランジスタおよびｐチャネル型トランジスタを提供することを目的の一とする。
【解決手段】第１の酸化物半導体層と電気的に接続し、第１の材料を含む第１の導電層と第２の材料を含む第２の導電層の積層構造でなる第１のソース電極またはドレイン電極と、第２の酸化物半導体層と電気的に接続し、第１の材料を含む第３の導電層と第２の材料を含む第４の導電層の積層構造でなる第２のソース電極またはドレイン電極と、を有し、第１の酸化物半導体層には、第１のソース電極またはドレイン電極の第１の導電層が接触し、第２の酸化物半導体層には、第２のソース電極またはドレイン電極の第３の導電層および第４の導電層が接触する。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。また、該薄膜トランジスタの作製方法を提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層より導電率の高いバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層を介して電気的に接続されるように薄膜トランジスタを形成する。また、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物半導体層より導電率の高いバッファ層を形成する。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に高抵抗領域及び低抵抗領域を有するバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層の低抵抗領域を介して接触するように薄膜トランジスタを形成する。 （もっと読む）

【課題】接続する素子の駆動電圧によってトランジスタのドレイン電圧が決定される。トランジスタの小型化にともないドレイン領域に集中する電界強度が高まり、ホットキャリアが生成し易くなる。ドレイン領域に電界が集中し難いトランジスタを提供することを課題の一とする。また、トランジスタを有する表示装置を提供することを課題の一とする。
【解決手段】高い導電率を有する第１配線層および第２配線層の端部とゲート電極層の重なりをなくすことにより、第１電極層及び第２電極層近傍に電界が集中する現象を緩和してホットキャリアの発生を抑制し、加えて第１配線層および第２配線層より高抵抗の第１電極層および第２電極層をドレイン電極層として用いてトランジスタを構成する。 （もっと読む）

【課題】相異なるスレショルド電圧を有する電界効果トランジスタを提供する。
【解決手段】ドープ半導体ウエル上に、複数種のゲート・スタック（１００〜６００）が形成される。ドープ半導体ウエル（２２、２４）上に、高誘電率（ｈｉｇｈ−ｋ）ゲート誘電体（３０Ｌ）が形成される。一つのデバイス領域中に金属ゲート層（４２Ｌ）が形成され、他のデバイス領域（２００、４００、５００、６００）ではｈｉｇｈ−ｋゲート誘電体は露出される。該他のデバイス領域中に、相異なる厚さを有するスレショルド電圧調整酸化物層が形成される。次いで、スレショルド電圧調整酸化物層を覆って導電性ゲート材料層（７２Ｌ）が形成される。電界効果トランジスタの一つの型は、ｈｉｇｈ−ｋゲート誘電体部分を包含するゲート誘電体を包含する。電界効果トランジスタの他の型は、ｈｉｇｈ−ｋゲート誘電体部分と、相異なる厚さを有する第一スレショルド電圧調整酸化物部分とを包含するゲート誘電体を包含する。相異なるゲート誘電体スタックと、同一のドーパント濃度を有するドープ半導体ウエルを用いることによって、相異なるスレショルド電圧を有する電界効果トランジスタが提供される。 （もっと読む）

【課題】半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化することを可能にするとともに、抵抗を可及的に低くすることを可能にする。
【解決手段】半導体膜４ａと、半導体膜上に形成された酸化膜６ｂと、酸化膜上に形成された金属膜１２ａと、を備え、酸化膜がＴｉ酸化膜であって、酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されている。 （もっと読む）

【課題】メタル電極／ｈｉｇｈ−ｋゲート絶縁膜からなるゲート構造において、半導体特性や信頼性の劣化をおこさせることなく、サイドウォールを形成したゲート構造を有する半導体装置の提供。
【解決手段】半導体基板１上に設けられた、ｈｉｇｈ−ｋ誘電体材料からなるゲート絶縁膜２と、ゲート絶縁膜２の上に設けられたメタル電極３と、メタル電極３の側壁を覆い、ゲート絶縁膜２を挟んで半導体基板１と対向配置された酸化防止膜４と、ゲート絶縁膜２と酸化防止膜４とを覆うように、半導体基板上に設けられたサイドウォール５とを含むゲート構造。 （もっと読む）

【課題】電気特性の制御された酸化物半導体層を用いて作製された抵抗素子及び薄膜トランジスタを利用した論理回路、並びに該論理回路を利用した半導体装置を提供する。
【解決手段】抵抗素子３５４に適用される酸化物半導体層９０５上にシラン（ＳｉＨ_４）及びアンモニア（ＮＨ_３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成された窒化シリコン層９１０が直接接するように設けられ、且つ薄膜トランジスタ３５５に適用される酸化物半導体層９０６には、バリア層として機能する酸化シリコン層９０９を介して、窒化シリコン層９１０が設けられる。そのため、酸化物半導体層９０５には、酸化物半導体層９０６よりも高濃度に水素が導入される。結果として、抵抗素子３５４に適用される酸化物半導体層９０５の抵抗値が、薄膜トランジスタ３５５に適用される酸化物半導体層９０６の抵抗値よりも低くなる。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタにおいて、電界効果移動度を向上させることを課題の一とする。また、薄膜トランジスタの電界効果移動度を向上させても、オフ電流の増大を抑制することを課題の一とする。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とゲート絶縁層の間に、該酸化物半導体層より導電率が高い酸化物クラスターを形成することによって、該薄膜トランジスタの電界効果移動度を向上させ、且つオフ電流の増大を抑制することができる。 （もっと読む）

プラズマ増強原子層堆積（ＰＥＡＬＤ）を使用して誘電体層上に導電性の金属層を形成する方法を、関連する組成物および構造と共に提供する。ＰＥＡＬＤによって導電層を堆積する前に、非プラズマ原子層堆積（ＡＬＤ）プロセスによって誘電体層上にプラズマバリア層を堆積する。プラズマバリア層は、誘電体層上のＰＥＡＬＤプロセスにおけるプラズマ反応物質の有害作用を減少させるか、または防止し、接着を増強することができる。非プラズマＡＬＤプロセスおよびＰＥＡＬＤプロセスの双方において、同じ金属反応物質を使用することができる。 （もっと読む）

【課題】 ハフニウムシリケートからなるゲート絶縁膜に、アルミナ膜を重ねると、等価酸化膜厚を薄くすることが困難になる。また、ハフニウムシリケートからなるゲート絶縁膜内にＡｌが拡散すると、正孔の移動度が低下してしまう。
【解決手段】 半導体基板(10)の上に、ＨｆとＯとを含む絶縁膜(16)を形成する。この絶縁膜の上に、構成元素として酸素とチタンとを含むキャップ膜(17)を形成する。絶縁膜及びキャップ膜を、窒素ガスまたは希ガス雰囲気中で熱処理し、キャップ膜中のチタンを絶縁膜内に拡散させることにより、ゲート絶縁膜(18)を形成する。ゲート絶縁膜の上に、ゲート電極膜(19)を形成する。 （もっと読む）

【目的】、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグの埋め込み性を向上させることが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Ｃｕ配線１０と、Ｃｕ配線１０の下層側でＣｕ配線１０と接触して接続されるＣｕプラグ２０と、Ｃｕプラグ２０の底面側及び側面側に配置された、Ｃｕに対してバリア性を有するＢＭ膜２４０と、Ｃｕ配線１０とＣｕプラグ２０との内Ｃｕプラグ２０側に選択的に、かつＣｕプラグ２０とＢＭ膜２４０との間に介在するように配置された、ＢＭ膜２４０よりも前記導電性材料に対して濡れ性が高いＲｕ膜２４２と、Ｃｕ配線１０とＣｕプラグ２０とが接触する箇所を少なくとも除くＣｕ配線１０の底面側と、Ｃｕ配線１０の側面側とに配置された、Ｃｕに対してバリア性を有するＢＭ膜２４４と、を備えたことを特徴とする。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体層と接続電極との接合性および電極の信頼性を向上させる。
【解決手段】半導体発光素子１は、基板１１０と、発光層１５０を含み基板１１０上に積層される積層半導体層１００と、インジウム酸化物を含み積層半導体層１００上に積層される透明電極１７０と、透明電極１７０上に積層される第１の接合層１９０と、第１の接合層１９０上に積層されて外部との電気的な接続に用いられる第１のボンディングパッド電極２００とを備える。また、半導体発光素子１は、弁作用金属の一種であるタンタルを含むとともにｎコンタクト層の半導体層露出面１４０ｃと接する側がタンタル酸化物あるいはタンタル窒化物層となるように積層される第２の接合層２２０と、第２の接合層２２０上に積層されて外部との電気的な接続に用いられる接続電極の一例としての第２のボンディングパッド電極２３０とを備えている。 （もっと読む）

【課題】酸化物半導体にチャネル形成領域を設ける薄膜トランジスタで構成された駆動回路を有する表示装置において、回路が占める面積を大きくすることなく、薄膜トランジスタのしきい値電圧のシフトを低減し、且つ薄膜トランジスタをオフにした際にソースとドレインの間を流れる電流を低減する。
【解決手段】複数のインバータ回路及び複数のスイッチを有し、インバータ回路は、第１の酸化物半導体膜を有する第１の薄膜トランジスタと、第２の酸化物半導体膜を有する第２のトランジスタと、を有し、第１の薄膜トランジスタ及び第２の薄膜トランジスタは、エンハンスメント型であり、第１の酸化物半導体膜及び第２の酸化物半導体膜上に接してＯＨ基を有する酸化珪素膜が設けられ、酸化珪素膜上に接して窒化珪素膜が設ける。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、金属元素が添加された酸化物半導体層とする。金属元素として鉄、ニッケル、コバルト、銅、金、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いる。また、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む。 （もっと読む）

【課題】ｎＭＯＳ及びｐＭＯＳの双方において低い閾値電圧を実現することができ、製造コストが低い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上の全面にシリコン酸窒化膜５を形成し、シリコン酸窒化膜５上にランタン酸化膜６を形成し、ｐＭＯＳ領域Ｒ_ｐＭＯＳからランタン酸化膜６を除去する。次に、全面に高誘電率膜である窒化ハフニウムシリケイト膜７を形成し、アルミニウム含有窒化チタン膜８を形成し、ポリシリコン膜９を形成し、これらの積層膜をゲート電極形状に加工する。次に、ソース・ドレイン領域１２及び１３に不純物を導入し、これらの不純物を活性化させるアニール処理を利用して、アルミニウム含有窒化チタン膜８中に含まれるアルミニウムを、ｐＭＯＳ領域Ｒ_ｐＭＯＳにおけるシリコン酸窒化膜５と窒化ハフニウムシリケイト膜７との界面まで拡散させる。 （もっと読む）