【課題】チタン窒化物等の金属窒化物をエッチングする方法及びシステムについて開示している。
【解決手段】そのエッチングの処理は、Ｃｌ_２、ＨＢｒ又はＢＣｌ_２等のハロゲン含有ガス、及び化学式Ｃ_ｘＨ_ｙＦ_ｚを有するフルオロカーボンガスであって、ｘ及びｚは１に等しいか又は１より大きく、ｙは０に等しいか又は０より大きい、フルオロカーボンガスを有する処理成分を導入する段階を有する。 （もっと読む）

【課題】ウェーハ外周部のスルーホールやトレンチ内における被覆性を向上できるマグネトロンスパッタ装置および半導体装置の製造方法を提供する。
【解決手段】サセプタ３に接続された高周波電源８と、スパッタ室２の外側であって、ターゲットの中心軸Ｃ１と同軸のプレート９と、中心軸を中心Ｃにプレートを回転させる回転移動手段と、プレートの一面においてＳ極端をターゲットに向けたＳ極マグネット１０Ｓと、プレートの一面においてＮ極端をターゲットに向けた第１及び第２のＮ極マグネット１０Ｎと、を備え、第１のＮ極マグネットと第２のＮ極マグネットとの磁束密度がＳ極マグネットの磁束密度より大きい。 （もっと読む）

【課題】従来のＣＭＩＳデバイスにおいては、価電子帯端近くの高い仕事関数を有する金属は、還元雰囲気アニール後に実効仕事関数が低下する。
【解決手段】半導体装置は、ソースとドレイン間のＮ型半導体層上に形成された金属元素を含むゲート絶縁膜と、ゲート絶縁膜上に形成され、膜厚が３ｎｍ以下であるカーボン層と、カーボン層上に形成されたゲート電極とを有し、ゲート電極／ゲート絶縁膜界面へのカーボン層による仕事関数の上昇効果により、還元雰囲気アニール耐性のない価電子帯端近くの高い仕事関数を有する金属を用いずとも、ＰＭＩＳＦＥＴに必要な実効仕事関数を得ることができ、低い閾値電圧を実現する。 （もっと読む）

【課題】微細化してもリーク電流の少ない、信頼性に優れたフルシリサイド化ゲート電極を備えたＭＩＳ型半導体装置の製造方法を提供することにある。
【解決手段】シリコン基板１上に、ゲート絶縁膜４及び多結晶シリコン膜５からなるゲート領域を形成した後、プラズマ窒化処理を行って、多結晶シリコン膜５の側面に窒素を導入する。その後、ゲート領域をマスクに、シリコン基板表面にソース、ドレイン領域１０、１１を形成した後、多結晶シリコン膜５上に金属膜１４、１７を形成し、然る後、多結晶シリコン膜５と金属膜１４、１７とをシリサイド化反応させて、多結晶シリコン膜５の全領域がフルシリサイド化されてなるゲート電極１５、１８を形成する。 （もっと読む）

【課題】デュアルメタルゲートＣＭＯＳ半導体素子を提供する。
【解決手段】金属窒化物層及び多結晶シリコンキャッピング層を備え、ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は同種物質で形成され、相異なる不純物含有量により相異なる仕事関数を持つデュアルメタルゲートＣＭＯＳ半導体素子。同種の金属窒化物層によりメタルゲートを形成するので、工程が単純化して収率が向上すると共に、高性能のＣＭＯＳ半導体素子を得ることができる。 （もっと読む）

いくつかの実施形態は、犠牲材料に沿ったポリマースペーサーの形成、犠牲材料の除去、および集積回路の製造中におけるマスクとしてのポリマースペーサーの利用、を含む。ポリマースペーサーマスクは、例えばフラッシュメモリアレイのフラッシュゲートをパターン化するために利用されてもよい。いくつかの実施形態では、ポリマーは大きな犠牲構造と小さな犠牲構造にわたって同時に形成される。ポリマーは、小さな犠牲構造にわたってよりも、大きな犠牲構造にわたっての方が厚く、こうした厚さの差を利用して、高密度構造と低密度構造を単一フォトマスクで製造する。
（もっと読む）

【課題】ゲート電極層の除去に伴うトランジスタの性能の低下を抑制すること。
【解決手段】第１及び第２導電型のトランジスタをそれぞれ基板上の第１及び第２領域に形成する半導体装置の製造方法であって、前記第１及び第２領域にわたってゲート絶縁膜と犠牲層とを堆積し、前記第１領域から前記犠牲層を除去し、前記第１領域に露出した前記ゲート絶縁膜上及び前記第２領域に残存する前記犠牲層上に第１のゲート電極層を堆積し、前記第２領域から前記第１のゲート電極層と前記犠牲層とを除去し、前記第２領域に露出した前記ゲート絶縁膜上に第２のゲート電極層を堆積し、前記ゲート絶縁膜と前記第１のゲート電極層とを含む前記第１導電型のトランジスタを形成し、前記ゲート絶縁膜と前記第２のゲート電極層とを含む前記第２導電型のトランジスタを形成することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】メタルキャップ層の信頼性と生産性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】第２層間絶縁膜と第１配線、あるいは、第２配線層とハードマスクをシリコン基板２の表面に形成し、そのシリコン基板２を反応室Ｓに搬送させ、その反応室Ｓに、マイクロ波によって励起されたＮ_２ガスを導入する。そして、供給タンクＴに収容されるＺｒ（ＢＨ_４）_４をＡｒガスによってバブリングし、Ｚｒ（ＢＨ_４）_４を含むＡｒガスをＺｒ（ＢＨ_４）_４ガスとして反応室Ｓに導入する。 （もっと読む）

【課題】微細化されても良好な品質を有するゲート絶縁膜を備え、信頼性が高く、高速に動作可能な半導体装置およびその製造方法を提供する。
【構成】半導体装置は、半導体基板１００１内に形成されたｐ型活性領域１００３およびｎ型活性領域１００４と、ｐ型活性領域１００３の上面に形成されたゲート絶縁膜１００６と、上部におけるＬａの濃度がその他の部分のＬａの濃度よりも大きい第１の電極形成膜１０１５を含む第１のゲート電極とを有するｐ型ＭＩＳＦＥＴとを備えている。さらに、ｎ型活性領域１００４の上面に形成されたゲート絶縁膜１００６と、上部におけるＡｌの濃度がその他の部分のＡｌの濃度よりも大きい第２の電極形成膜１０１４を含む第２のゲート電極とを有するｎ型ＭＩＳＦＥＴとを備えている。 （もっと読む）

【課題】コンタクトホール内に形成される銅プラグの接合リークの増加を抑制し、銅プラグの良好なコンタクトを達成できる半導体装置の製造方法を提供することである。
【解決手段】シリサイド層３２を有する半導体基板１の上に絶縁膜３８を形成し、さらに、シリサイド層３２上の絶縁膜３８にホール３８ｆを形成し、ホール３８ｆ内とシリサイド層３２の表面をクリーニングし、ホール３８ｆの底面及び内周面に化学気相成長法によりチタン層４１を形成し、銅拡散防止用のバリア層４２をホール３８ｆ内のチタン層４１上に形成し、銅層４４をホール３８ｆ内に埋め込む工程を含む。 （もっと読む）

【課題】半導体基板とは格子定数の異なる半導体層からチャネル部に対して効果的に応力を印加することが可能でこれによりキャリア移動度の向上を図り高機能化の達成が可能な半導体装置を提供する。
【解決手段】半導体基板３上にゲート絶縁膜５を介して設けられたゲート電極７と、ゲート電極７の両脇において半導体基板３の表面を掘り下げた部分にエピタキシャル成長によって形成された半導体層（応力印加層）９とを備えた半導体装置１において、半導体層９は、半導体基板３とは格子定数の異なる層であり、ゲート絶縁膜５およびゲート電極７は、半導体層９間において半導体基板３の表面を掘り下げた部分を埋め込む状態で設けられている。半導体基板３の表面に対するゲート絶縁膜５の深さ位置ｄ２は、半導体層９の深さ位置ｄ１よりも浅いこととする。 （もっと読む）

【課題】空乏化を生じず、また、製造工程における酸化、薬液による腐食、含有する金属による熱処理装置の汚染を抑えることのできるゲート電極を有し、且つトランジスタのオン電流の低下を抑えることのできる半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された金属含有層、並びに前記金属含有層の上面および側面を覆う不純物イオンを含んだ多結晶シリコン層からなるゲート電極と、を有する。 （もっと読む）

【課題】電気的な特性が向上される半導体素子の形成方法を提供する。
【解決手段】この方法は、導電パターン１０５を有する半導体基板１００の上に絶縁膜１１０を形成する。絶縁膜をパターニングして導電パターンの一部を露出する開口部１１５を形成し、開口部の内壁及び絶縁膜の上部面に予備拡散防止膜１２０を形成する。予備拡散防止膜に酸素原子等を供給して第１拡散防止膜１２０ａを形成する。第１拡散防止膜により囲まれている開口部を埋める金属膜１５２を形成する。この方法により製造された半導体素子及び半導体素子の製造に利用する半導体クラスタ装備を提供する。 （もっと読む）

【課題】原子層蒸着法を用いた薄膜形成方法。
【解決手段】反応チャンバに金属元素及びリガンドを含む第１反応物を注入して基板上に第１反応物を化学吸着させ、不活性ガスでパージして物理吸着された第１反応物を除去し、水酸化基を含まない第２反応物を注入して第１反応物と第２反応物との化学反応によって、第２反応物の酸素と金属元素が結合し、第１反応物からリガンドを分離して化学吸着された第１反応物を金属−酸素原子層とし、不活性ガスでパージして物理吸着された第２反応物を除去し、第３反応物を注入して化学吸着された第１反応物の残余分と第３反応物との化学反応によって第３反応物の構成要素である酸素と金属元素が結合し、第１反応物からリガンドを分離することにより化学吸着された第１反応物の残余分を金属−酸素原子層として、水酸化基の生成が抑止された状態で原子層単位の金属酸化膜を形成する。 （もっと読む）

【課題】スパイク発生を解消する電極膜を提供する。
【解決手段】裏面電極膜５は、コレクタ層３１の表面に、密着層１１と拡散防止層１２とバリア層１３と電極本体層１４と親和層１５とがこの順序で形成されており、親和層１５は、低融点金属層１６によってステージに接続される。密着層１１はアルミニウム合金であり、拡散防止層１２はＴｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｔａ，Ｗ，Ｃｏのうち、１種類を含む金属であり、電極本体層１４はＮｉ合金であり、バリア層１３は拡散防止層１２の金属の窒化物である。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子の製造方法を提供すること。
【解決手段】本発明に係る半導体素子の製造方法は、第１導電層（２１）上に、少なくとも第１金属膜（２２Ａ）および窒素含有の金属シリサイド膜（２２Ｃ）を含む積層構造で拡散防止膜を形成するステップと、該拡散防止膜上に第２導電層（２３）を形成するステップとを含む。 （もっと読む）

【課題】複数の誘電体を備えた半導体装置を製造するためのより良い方法を提供する。
【解決手段】基板２００上に、第１制御電極誘電体材料２０２を設けること、基板２００の少なくとも第１領域２１０ａに、第１誘電体材料２０２を覆うパターン化した犠牲層を設けること、第１領域２１０ａではパターン化した犠牲層を覆い、第２領域２１０ｂでは第１誘電体材料２０２を覆う第２誘電体材料２０３を設けること、但し、第２領域２１０ｂは、第１領域２１０ａと異なっており、第２誘電体材料２０３をパターン化して、パターン化した第２誘電体材料が、第２領域２１０ｂでは第１誘電体材料２０２を覆い、第１領域２１０ａではパターン化した犠牲層を覆わないようにすること、パターン化した犠牲層を除去することを含む。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子を提供すること。
【解決手段】第１導電層（２１１）と、第１導電層（２１１）上に形成され、且つ金属シリサイド膜（２１２Ａ）及び窒素含有の金属膜（２１２Ｂ）の順に積層された第１拡散防止膜と、該第１拡散防止膜上の少なくとも窒素含有の金属シリサイド膜（２１２Ｄ）を含む第２拡散防止膜と、該第２拡散防止膜上の第２導電層（２１３）とを備える。 （もっと読む）

【課題】大画面化しても低消費電力、歩留まり及び信頼性の向上を実現するための半導体装置の構造及びその作製方法を提供する。
【解決手段】画面で使われる画素薄膜トランジスタを逆スタガ型薄膜トランジスタで作製する。その逆スタガ型薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と逆スタガ型薄膜トランジスタ、画素電極と逆スタガ型薄膜トランジスタをつなぐ金属配線を同一工程で作製する。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴとの間で異なる所望のしきい値を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板上にＨｆ、 Ｚｒの少なくとも１つと、Ｓｉ、Ｏ、Ｎを含むゲート絶縁膜を形成し、第１、第２のゲート電極層を形成し、第１のゲート電極層上および第２のゲート電極層上に、第１の金属含有層を形成し、第２の金属含有層を形成し、保護膜を形成し、保護膜を選択的に除去し、残存する保護膜をマスクとして、第１の金属含有層および第２の金属含有層を選択的に除去し、第１の金属含有層および第２の金属含有層が選択的に除去された第２のゲート電極層上に、第３の金属含有層を成膜し、加熱処理により、第１のゲート電極層を合金化するとともに、第２のゲート電極層を合金化し、異なる組成のゲート電極を形成する。 （もっと読む）