第１の電流電極領域（３２）、第２の電流電極領域（３４）、およびチャネル領域（３７）を含む半導体構造の形成方法であって、チャネル領域（３７）は第１の電流電極領域（３２）と第２の電流電極領域（３４）との間に配置され、チャネル領域（３７）は半導体構造のフィン構造（３６）内に配置され、チャネル領域内のキャリア輸送は概して第１の電流電極領域（３２）と第２の電流電極領域（３４）との間で水平方向に行われる方法。該方法は、第１の接点（６６）を形成することを含み、第１の接点（６６）を形成することは、半導体構造の第１の部分を除去して、第１の電流電極領域（３２）に開口部（５４）を形成すること、開口部に接点材料（６６）を形成することを含む。
（もっと読む）

【課題】
駆動電圧を低下させても、書き込み／消去動作後の電荷保持状態での電荷デトラップによる閾値電圧変動を抑制させることによって書き込み／消去、読み出し、および記憶保持において十分な性能を有し信頼性の高い不揮発性半導体メモリ装置を提供すること。
【解決手段】
本発明は、ｎ型半導体領域１１に設けられたｐ型ソース・ドレイン領域１２と、前記ｐ型ソース・ドレイン領域間１２に設けられた高誘電率材料の電荷蓄積層１３と、前記電荷蓄積層１３上に設けられた、ｎ型Ｓｉ、金属系導電性材料及び、ＳｉとＧｅの少なくとも一方を含むｐ型半導体材料から選択される制御ゲート電極１４とを具備することを特徴とする不揮発性半導体メモリ装置である。 （もっと読む）

【課題】好適な特性を有するゲート絶縁膜及びゲート電極からなるＰ型ＦＥＴ及びＮ型ＦＥＴを備える半導体装置を提供する。
【解決手段】Ｐ型ＦＥＴ形成予定領域とＮ型ＦＥＴ形成予定領域とにわたって、基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にＰ型ＦＥＴ用のゲート電極層を形成し、Ｐ型ＦＥＴ形成予定領域とＮ型ＦＥＴ形成予定領域とにおいて、Ｐ型ＦＥＴ用のゲート電極層を加工することにより、Ｐ型ＦＥＴ形成予定領域にＰ型ＦＥＴ用のゲート電極を形成すると共に、Ｎ型ＦＥＴ形成予定領域にダミーゲート電極を形成し、Ｎ型ＦＥＴ形成予定領域において、ゲート絶縁膜上からダミーゲート電極を除去することにより、溝を形成し、溝にゲート電極材料を埋め込むことにより、ゲート絶縁膜上にＮ型ＦＥＴ用のゲート電極を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】導電性が良好でありながらも銅の拡散を十分に防止することが可能な銅配線の埋め込み構造を備えた半導体装置およびその製造方法を提供する。
【解決手段】第１絶縁膜１３に形成された配線溝１３ａ内、第２絶縁膜２２および第３絶縁膜に形成された配線溝２４ａと接続孔２２ａ内に、拡散防止層１５，２５を介して銅配線１７ａ，２６ａが埋め込まれた半導体装置２７において、拡散防止層１５，２５は、ルテニウムカーバイト（ＲｕＣｘ）、ルテニウムシリサイド（ＲｕＳｉｘ）、またはルテニウム合金（ＲｕＴａ）を用いて構成されたことを特徴とする。 （もっと読む）

【課題】銅と同等以上の抵抗率の導電層（シード層）を有した基板に対して、より均一な膜厚で、全面に亘って膜質の良好なめっき膜を成膜できるようにする。
【解決手段】基板保持部で保持した基板表面の周縁部に当接して該周縁部をシールするシール材９０と、基板保持部で保持した基板の表面に形成した導電層に接触して通電させるカソード接点８８と、内部にめっき液に浸漬させるアノード９８を収納し、基板保持部で保持した基板と対向する開口端部に多孔質構造体１１０を配置してめっき液室１００を区画形成したハウジング９４を有し、めっき液室１００は仕切り板１５０で複数の部屋１５４ａ，１５４ｂに仕切られ、アノード９８は複数に分割された分割アノード９８ａ，９８ｂから構成されて、各分割アノード９８ａ，９８ｂはめっき液室１００の各部屋１５４ａ，１５４ｂの内部に独立しためっき電流が流せるように配置されている。 （もっと読む）

【課題】ゲート絶縁膜に高誘電率膜を使用し、ゲート電極に金属を含む導体膜を使用するｐチャネル型ＭＩＳＦＥＴにおいて、生産性向上を図ることができる技術を提供することにある。そして、金属を含む導体膜の仕事関数値が酸化シリコン膜に接するとした場合にシリコンの価電子帯近傍の値から離れたものであっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる技術を提供する。
【解決手段】半導体基板１上に形成されたｐチャネル型ＭＩＳＦＥＴＱ_１は、酸化ハフニウム膜よりなるゲート絶縁膜１０を有し、このゲート絶縁膜１０上に、酸化アルミニウム膜よりなる金属酸化物膜１１を有する。そして、金属酸化物膜１１上に窒化タンタル膜よりなるゲート電極１２を有している。ここで、金属酸化物膜１１は、ゲート電極１２の仕事関数値をシフトする機能を有している。 （もっと読む）

本発明は、一般的には、基板上に高品質誘電体ゲート層を形成するように適合されている方法及び装置を提供する。実施形態は、標準窒化プロセスの代わりに金属プラズマ処理プロセスを用いて、基板上に高誘電率層を形成する方法を企図するものである。実施形態は、更に、二酸化シリコンのようなゲート誘電体層に対するイオン衝撃損傷を減少させるとともに金属原子の下に横たわるシリコンへの混入を避けるために比較的低エネルギーの金属イオンを“注入”するように適合された装置を企図するものである。一般に、プロセスには、高ｋ誘電体を形成するステップと、次に、堆積された物質を処理して、ゲート電極と高ｋ誘電物質との間の良好な接合部を形成するステップとを含む。実施形態は、また、高ｋ誘電物質を形成し、高ｋ誘電物質の表面を終了させ、望ましい後処理ステップを行い、ゲート層を形成するように適合されているクラスタツールを提供するものである。 （もっと読む）

【課題】半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物の提供。
【解決手段】本発明は、半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物を目的としている。本発明によれば、上記方法とは、銅イオン源を４５〜２００ｍＭ、好ましくは４５〜１００ｍＭの濃度で、及び２〜４つのアミン官能基を有する脂肪族ポリアミンである少なくとも１種の銅錯化剤を３０〜２００ｍＭ、好ましくは６０〜２００ｍＭの濃度で溶媒中の溶液に含有し；かつ上記銅／錯化剤のモル比が０．２〜２、好ましくは０．３〜１．５である銅電解槽を調製し、基板の銅拡散バリア層を上記銅電解槽に接触させ、上記基板に、銅が電気めっきされる厚みに従い調整された時間中、電気的バイアスを印加し、上記基板を上記銅電解槽から取り出す方法である。 （もっと読む）

【課題】Ｐ型ＭＯＳＦＥＴの閾値のバラつきを抑制して高品質の半導体装置を形成することができ、また、製品開発のコストを抑制することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板上１００にゲート絶縁膜１０２を形成する第１の工程と、ゲート絶縁膜１０２上に、ゲート電極１０４を構成する導電体膜１０３を、有機材料を用いた形成法によって形成する第２の工程と、導電体膜１０３が形成されたシリコン基板１００を、酸化性雰囲気である水蒸気と、還元性雰囲気である水素との混合雰囲気中で加熱する第３の工程と、を備えた半導体装置の製造方法であって、第３の工程における水蒸気に対する水素の分圧比が、炭素が酸化され、かつ、導電体膜１０４を構成する金属材料が還元される分圧であることを特徴とする。 （もっと読む）

本発明は、多数の積重された半導体領域を有する突起部またはフィン構造を備える三次元積層フィン型金属酸化物半導体（ＳＦ−ＭＯＳ）デバイスを提供するもので、第２半導体領域が分離領域によって第１半導体領域から分離されている。ゲート分離層が少なくとも突起部の側壁に延在し、ゲート電極がゲート分離層に延在する。ゲート電極は複数のゲート領域を備え、各ゲート領域が他の半導体領域にわたって延在する。これにより、各ゲート領域が他の半導体領域の伝導チャネルに影響を与え、その結果ＳＦ−ＭＯＳデバイスの性能を最適化し得る他の自由度を付加する。本発明は、さらに本発明に係るＳＦ−ＭＯＳデバイスを製造する方法を提供する。
（もっと読む）

【課題】 熱およびプラズマ増強蒸着のための装置および操作方法を提供することである。
【解決手段】 第１の温度で蒸着システムの第１のアセンブリを維持し、第１の温度より低く低下された温度で蒸着システムの第２のアセンブリを維持し、基板を第２のアセンブリの移送空間から真空アイソレートされる第１のアセンブリの処理空間に配置し、基板上に材料を堆積させる、基板上の蒸着のための方法、コンピュータ読み取り可能なメディア、および、システムである。 （もっと読む）

【課題】 本発明は、適切な仕事関数を有する半導体装置を提供することを目的とする。
【解決手段】 第１の発明の半導体装置は、基板と、基板に形成されたＮ型半導体層とＮ型半導体層上に形成された第１ゲート絶縁層と第１ゲート絶縁層上に形成され膜厚が１ｎｍ以上５ｎｍ以下でありＴａの炭化物を有する第１下層ゲート電極と第１下層ゲート電極上に形成され真空仕事関数が４．６ｅＶ以上５．２ｅＶ以下の金属珪化物を有する第１上層ゲート電極とを有するＰ型ＭＩＳＦＥＴと、基板に形成されたＰ型半導体層とＰ型半導体層上に形成された第２ゲート絶縁層と第２ゲート絶縁層上に形成され膜厚が１ｎｍ以上５ｎｍ以下でありＴａの炭化物を有する第２下層ゲート電極と第２下層ゲート電極上に形成され、真空仕事関数が４．０ｅＶ以上４．５ｅＶ以下の金属珪化物を有する第２上層ゲート電極とを有するＮ型ＭＩＳＦＥＴと、を具備することを特徴とする。 （もっと読む）

【課題】原子層成長と気相化学成長を連続して同一の反応装置に実行することにより、従来できなかった高品質膜を形成する。
【解決手段】上部室と、上部室の下側に配置され、シャワーヘッドの軸方向に見て上部室により覆われ、かつ上部室とガス連通しない下部室とを含むシャワーヘッドを使って、基板上に薄膜を形成する方法は、原子層成長（ALD）膜及び化学気相成長（CVD）膜を連続して形成するか、または熱ALD膜及びプラズマALD膜を連続して形成する工程を含む。 （もっと読む）

【課題】 製造方法が容易なデュアルメタルゲート構造を実現することができ、ＣＭＯＳデバイス等の特性向上に寄与する。
【解決手段】 基板上に、ｐチャネルＭＩＳトランジスタ５１とｎチャネルＭＩＳトランジスタ５２を具備した半導体装置であって、ｐチャネルＭＩＳトランジスタ５１のゲート電極３２の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は８０％以上であり、ｎチャネルＭＩＳトランジスタ５２のゲート電極５３の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は６０％以下である。 （もっと読む）

【課題】 熱およびプラズマ増強蒸着のための装置および操作方法を提供することである。
【解決手段】 基板上の蒸着のための方法、コンピュータ読み取り可能なメディアおよびシステムであって、処理システムの移送空間から真空アイソレーションされた処理システムの処理空間に基板を配置し、移送空間から真空アイソレートが維持されている間、処理空間の第１の位置または第２の位置のいずれかで基板を処理し、前記第１の位置または第２の位置のいずれかで前記基板に材料を堆積させる。 （もっと読む）

【課題】ダミーゲートを用いた半導体装置の製造方法において、ＲＰＴの短縮、ゲート寸法の加工精度の向上を図る半導体装置の製造方法を提供する。
【解決手段】半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。前記ダミーゲートは、前記半導体基板上に、炭素と水素との原子比（Ｃ／Ｈ）が１以上であり、かつ炭素の絶対量が５０％以上である炭素過剰の組成のポリマーを塗布してポリマー膜を形成する工程、前記ポリマー膜上にフォトレジストパターンを形成する工程、及び前記フォトレジストパターンを前記ポリマー膜に転写する工程により形成されることを特徴とする。 （もっと読む）

【課題】シリコンＣＭＯＳデバイス等におけるシングルメタルゲート構造を実現することができ、デバイス特性揺らぎの低減及び高信頼化をはかる。
【解決手段】基板上に、ｐチャネルＭＩＳトランジスタ４１とｎチャネルＭＩＳトランジスタ４２を備えた半導体装置であって、ｐチャネルＭＩＳトランジスタ４１とｎチャネルＭＩＳトランジスタ４２の各ゲート電極３２はＴａとＣの合金で形成され、ゲート電極３２のＴａに対するＣのモル比（Ｃ／Ｔａ）が２以上４以下である。 （もっと読む）

【課題】メタルゲート電極をメタルの凝集なく仕事関数変調により形成する。
【解決手段】本発明の例に関わる半導体装置の製造方法は、半導体基板１００上にゲート絶縁層１０２を形成する工程と、ゲート絶縁層１０２上に第１メタル層１０３を形成する工程と、第１メタル層１０３上に第２メタル層１０４を形成する工程と、第２メタル層１０４上に第２メタル層１０４よりも高い融点を持つ材料からなるキャップ層１０５を形成する工程と、熱処理により第２メタル層１０４内の元素をゲート絶縁層１０２と第１メタル層１０３との界面に析出させて析出層１０７を形成する工程とを備える。 （もっと読む）

【課題】 ｎＭＩＳおよびｐＭＩＳ形成領域の高誘電率ゲート絶縁膜上に設けられたデュアルメタルゲート電極の仕事関数の変化を抑制して、信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】 単結晶シリコン基板１００のｎＭＩＳおよびｐＭＩＳ形成領域に高誘電率ゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上にシリコンおよびゲルマニウムを含まない第一の金属膜１０３を形成し、ｐＭＩＳ形成領域のゲート絶縁膜上に第一の金属膜１０３を残して、ｎＭＩＳ形成領域の第一の金属膜１０３を除去する。次に、ｎＭＩＳ形成領域のゲート絶縁膜１０２および第一の金属膜１０３上にシリコンまたはゲルマニウムを含む第二の金属膜１０４を形成し、第一および第二の金属膜１０３、１０４を加工してゲート電極Ｇｎ、Ｇｐをそれぞれ形成する。また、第一の金属膜１０３と第二の金属膜１０４に含まれる主の金属元素は周期律表における同族金属元素とする。 （もっと読む）

【課題】絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも安定であり、またバンドギャップが大きいというダイヤモンド半導体の特性を最大限に活用するために、ダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法を提供する。
【解決手段】半導体ダイヤモンドの表面と電極の表面が同一面となるように、半導体ダイヤモンドに設けた溝に電極が埋め込まれた構造を有することを特徴とするダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス。 （もっと読む）