説明

Fターム[4M104BB34]の内容

半導体の電極 (138,591) | 電極材料 (41,517) | 高融点金属炭化物 (257)

Fターム[4M104BB34]に分類される特許

121 - 140 / 257


【課題】所望の閾値まで低減させたnMOSFETおよびpMOSFETを簡易に製造できる電界効果トランジスタの製造方法を提供する。
【解決手段】pMOSFET領域に閾値制御膜としてAl膜が少なくとも形成され、nMOSFET領域に閾値制御膜としてランタノイド系のフッ化酸化膜が形成されるとともに、閾値制御膜上にHfSiONによるゲート絶縁膜が形成される電界効果トランジスタの製造方法であって、nMOSFET領域では疎水性を示すSi基板101表面を露出させ、pMOSFET領域では親水性を示すAl膜104bを露出させた状態で、LaOF膜を形成することによって、pMOSFET領域に形成されるLaOF膜105aの膜厚をnMOSFET領域に形成されるLaOF膜105bの膜厚よりも薄くする。 (もっと読む)


【課題】炭化珪素半導体装置のpベースオーミックコンタクトは、高濃度イオン注入により形成されるp++層と金属電極とで構成される。高濃度イオン注入を室温で行うと、p++層の結晶が著しく劣化しプロセス不良の原因となるため、高温中で注入を行う方法が用いられる。デバイスのスイッチング損失等の観点から、pベースオーミックコンタクト抵抗率はより低いことが望ましい。公知技術では、イオン注入温度と、オーミックコンタクト抵抗率及びプロセス不良に関する、詳細な関係については言及されていない。
【解決手段】上記イオン注入工程に於いて、炭化珪素ウェハの温度を175〜300℃、望ましくは175〜200℃に保持しておく。175〜300℃でのイオン注入により形成されるp++領域を用いたpベースオーミックコンタクト抵抗率は、300℃を超える温度でイオン注入した場合よりも低くなる。又、プロセス不良も発生しない。 (もっと読む)


【課題】 高誘電率ゲート絶縁膜を用い、PMOS、NMOSに適したしきい値電圧を有するCMOSFETを実現する。
【解決手段】 潮解性のあるランタン酸化膜をキャップ膜として用いずに、ハフニウムを含有する絶縁膜111を形成する前にシリコン酸化膜104上にランタンを含有する絶縁膜を形成して、ハフニウムを含有する絶縁膜111で保護するとともに、エッチングによりダメージを受けたPMOS領域にSiGe層108をエピタキシャル成長させることによって、PMOS、NMOSそれぞれに適したしきい値電圧を有する構造を形成する。 (もっと読む)


金属炭化物膜を形成する方法が提供される。いくつかの実施形態では、基体は、遷移金属種およびアルミニウム炭化水素化合物(TMA、DMAH、またはTEAなど)の交互のパルスに曝露される。このアルミニウム炭化水素化合物は、アルミニウム濃度、抵抗率、接着および耐酸化性などのその金属炭化物膜の所望の特性を達成するように選択される。いくつかの実施形態では、この方法は、フラッシュメモリにおける制御ゲートの仕事関数を決定する金属炭化物層を形成するために使用される。 (もっと読む)


【課題】半導体と金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置を提供することを可能にする。
【解決手段】半導体膜4aと、半導体膜上に形成された酸化膜6bと、酸化膜上に形成された金属膜12aとを備え、酸化膜がHf酸化膜或いはZr酸化膜であって、酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されている。 (もっと読む)


【課題】側面方位とキャリア極性に応じて歪み方向が最適化されたFinFETおよびナノワイヤトランジスタと、これを実現するSMTを導入した製造方法を提供する。
【解決手段】半導体基板14と、半導体基板14の上部に形成され、半導体基板14主面に平行な上面と、半導体基板14主面に垂直な(100)面の側面を有する直方体状半導体層40と、直方体状半導体層40内に形成されるチャネル領域18と、チャネル領域18の少なくとも側面上に形成されるゲート絶縁膜20と、ゲート絶縁膜20上のゲート電極30と、直方体状半導体層40内に、チャネル領域18を挟み込むよう形成されるソース/ドレイン領域とを備え、チャネル領域18に、半導体基板14主面に対して垂直方向の圧縮歪みが印加されているpMISFETを有することを特徴とする半導体装置およびその製造方法。 (もっと読む)


適切な仕事関数の材料のゲート電極を有する半導体デバイスの製造方法を開示する。この方法は、所定数の活性領域(110,120)および該活性領域(110,120)を被覆する誘電体層(130)を含む基板(100)を提供する工程と、前記誘電体層上に積層体(140,150,160)を形成する工程を有する。積層体の形成は、前記誘電体層(130)上に、第1の厚さ、例えば10nm未満を有する第1の金属層(140)を析出させる工程と、該第1の金属層(140)上に、第2の厚さを有する第2の金属層(150)を析出させる工程であり、前記第2の厚さが前記第1の厚さより厚い工程と、前記第2の金属層(150)にドーパント(152,154)を導入する工程と、前記デバイスを温度上昇下にさらし、前記ドーパント(152,154)の少なくとも一部を、前記第2の金属層(150)から前記第1の金属層(140)と前記第2の金属層(150)との界面を越えて、移動させる工程と、前記積層体を所定数のゲート電極(170)にパターニングする工程と、を有する。この方法によれば、ゲート電極は、誘電体層(130)の近くにドーパントプロファイルを有するように形成されるため、ゲート誘電体がドーパントの侵入により劣化することなく、ゲート電極の仕事関数を最適化することができる。
(もっと読む)


【課題】同一導電型のチャネル領域を有し、かつ閾値電圧の異なる複数の半導体素子を有する半導体装置を提供する。
【解決手段】閾値電圧が互いに異なる2つのトランジスタが同一半導体基板上に形成された半導体装置において、トランジスタのゲート電極は、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された、第2金属を含み第1金属を主成分とする金属層とを含み、更に、一方のトランジスタが、ゲート絶縁膜と金属層との間に、第2金属の酸化膜を含む。 (もっと読む)


【課題】 高誘電率ゲート絶縁膜とメタルゲート電極を用いたメタルゲートCMOSの製造方法を簡略化する。
【解決手段】 高誘電率ゲート絶縁膜6上にシリコン膜7を形成し、PMOS領域のシリコン膜7のみを選択的に窒化してSiN膜9に置換する。そしてNMOS領域上のシリコン膜7及びPMOS領域上のSiN膜9上にキャップ膜としてのLa(O)膜11及びメタル電極のW膜12を形成した後、加熱処理して、La(O)膜11のLa元素をNMOS領域の高誘電率ゲート絶縁膜に拡散させる。この際、PMOS領域においては、SiN膜9によりLa元素の拡散をブロックする。これにより、NMOSFETとPMOSFETの作りわけを容易に行える。また、窒化されやすい高誘電率ゲート絶縁膜6であれば、シリコン膜7を省略して、窒化処理によりPMOS領域の高誘電率ゲート絶縁膜6だけを選択的に窒化してもよい。 (もっと読む)


【課題】ゲルマニウム層に浅いn型不純物拡散領域を形成可能とした半導体装置を提供する。
【解決手段】ゲルマニウムを主成分とするp型半導体と、前記p型半導体の表面に選択的に設けられた一対のn型不純物拡散領域と、前記一対のn型不純物拡散領域により挟まれた前記p型半導体の上に設けられたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極と、を備え、前記n型不純物拡散領域の少なくとも一部は、シリコン及び炭素から選択された少なくともいずれかの添加元素を含有していることを特徴とする半導体装置が提供される。 (もっと読む)


【課題】SGOI(110)基板上のp、n両領域で高移動度の半導体装置を実現する。
【解決手段】Si1-xGex(0.25≦x≦0.90)の(110)面を表面に有する半導体基板(1,2,3)と、(110)面上に形成されたn及びpチャネル型MISFETとを具備し、両MISFETは、[−110]方向が[001]方向より長い線状で、(311)若しくは(111)面のファセットを有する活性領域(5,6)を有し、活性領域の[−110]方向に、ソース領域・チャネル領域・ドレイン領域が形成され、nチャネル型MISFETのチャネル領域(5C)はSiで形成され、pチャネル型MISFETのチャネル領域(6C)はSi1-yGey(x<y≦1)で形成され、両MISFETのチャネル領域は、活性領域の[−110]方向に、一軸圧縮ひずみを有する。 (もっと読む)


【課題】互いに導電型の同じMISトランジスタを備えた半導体装置において、互いに閾値電圧の異なるMISトランジスタを精度良く且つ高性能に実現する。
【解決手段】第1のMISトランジスタLTrは、第1の活性領域1aに形成された第1のチャネル領域3aと、第1のチャネル領域上に形成された高誘電率絶縁膜からなる第1のゲート絶縁膜4aと、第1のゲート絶縁膜上に接する第1の導電部12aと、第2の導電部13aとを有する第1のゲート電極20Aとを備え、第2のMISトランジスタHTrは、第2の活性領域1bに形成された第2のチャネル領域3bと、第2のチャネル領域上に形成された高誘電率絶縁膜からなる第2のゲート絶縁膜4bと、第2のゲート絶縁膜上に接する第3の導電部12bと、第4の導電部13bとを有する第2のゲート電極20Bとを備え、第3の導電部は、第1の導電部よりも薄い膜厚で且つ第1の導電部と同じ組成材料からなる。 (もっと読む)


半導体デバイスの製造に選択的低温Ru堆積を統合することで、バルクCu金属中でのエレクトロマイグレーション及びストレスマイグレーションを改善する方法。当該方法は、誘電体層(304)中に凹部を有するパターニング基板を供する工程であって、前記凹部は平坦化されたバルクCu金属(322)によって少なくとも実質的に充填されている工程、H2、N2、若しくはNH3、又はこれらの混合気体が存在する中で前記バルクCu金属及び前記誘電体膜を熱処理する工程、並びに、前記の熱処理されたバルクCu金属上にRu金属膜を選択的に堆積する工程、を有する。
(もっと読む)


【課題】 nMISおよびpMISに適したメタルゲート電極を有する実用的なCMISFETの製造方法を提供する。
【解決手段】 半導体基板1の主面に素子分離領域2で分離したpウェル3及びnウェル4形成し、その上にゲート絶縁膜5、チタンナイトライド膜6、及び第一のポリシリコン膜7を積層形成した後、ウェル4上のポリシリコン膜7及びチタンナイトライド膜6を除去する。続いて、nウェル4のチタンナイトライド膜6上及びpウェル3のポリシリコン膜7上にタングステン膜9及び第二のポリシリコン膜10を積層形成した後、pウェル3上の第一のポリシリコン膜7表面に達するまで、p及びnウェル3、4上の第二のポリシリコン膜10及びタングステン膜9を平坦化技術により、pウェル3上のタングステン膜9を除去する。その後、ゲート加工によりCMISFETを形成する。 (もっと読む)


【課題】2つのゲート配線間の接続を容易に、かつ低抵抗で行えるデュアルゲート半導体装置を提供する。
【解決手段】半導体基板を準備する工程と、半導体基板上に、それぞれがゲート絶縁膜と第1ゲート金属膜とを含む、第1および第2の電極を形成する工程と、第1および第2の電極を埋め込むように、層間絶縁層を形成する工程と、第1および第2の電極の上部を層間絶縁層から露出させる工程と、第2の電極の第1ゲート金属膜を選択的に除去する工程と、第1および第2の電極を覆うように、層間絶縁層上に、第2ゲート金属膜およびゲート配線膜を堆積する工程と、第2ゲート金属膜とゲート配線膜をパターニングして、第1ゲート電極と第2ゲート電極とを形成するとともに、第1ゲート電極と第2ゲート電極とをゲート配線膜で接続する工程とを含む。 (もっと読む)


【課題】低い閾値電圧のnチャネル型MISトランジスタを含む半導体装置を実現する。
【解決手段】半導体装置は、半導体基板と、半導体基板の主面に形成されたn型半導体領域とp型半導体領域と、半導体基板上に形成され、n型半導体領域とp型半導体領域を露出するように形成された第1と第2のトレンチを有する第1の絶縁層と、第1と第2のトレンチの側壁と底部に沿って形成されたゲート絶縁膜と、第1のトレンチの側壁と底部に沿って形成されゲート絶縁膜を介して内張りされた第1の金属層と、第2のトレンチの側壁と底部に沿って形成されゲート絶縁膜を介して1モノレイヤー以上で1.5nm以下の厚さに内張りされた第2の金属層と、第2の金属層上に内張りされたアルカリ土類金属元素、III族金属元素の単体、窒化物、炭化物、酸化物の内の少なくとも1つの金属元素を含む第3の金属層と、第1と第2のソース/ドレイン領域を具備することを特徴とする。 (もっと読む)


【課題】有機TFTにおいて、電子注入効率とホール注入効率を改善した電極と有機半導体の組み合わせをそれぞれ判別する手法を提供し、また、n型チャネルTFTとp型チャネルFETの2種類のTFTを実現し、さらに、相補型有機薄膜トランジスタ(有機CTFT)および、有機CTFTによる所望の任意回路構成を形成する有機CTFTアレイを提供する。
【解決手段】半導体−電極界面、および、半導体−ゲート絶縁体界面におけるフェルミエネルギーの差の大きさを与える数式を用いて、TFT材料を変えずに電極および絶縁膜の表面修飾だけを選択的に変化してn型とp型のTFTを実現する。任意回路を構成するために、p型チャネルTFT用のソース電極とゲート電極、および、n型チャネルTFT用のドレイン電極とゲート電極をすべてつないでおいて、表面修飾のプロセスを行い、その後、光照射などにより不要配線を切断する。 (もっと読む)


【課題】ゲート長に依存する仕事関数の変動を抑えることができる半導体装置の製造方法を提供する。
【解決手段】ゲート絶縁膜14上の多結晶シリコン膜を露出した後、半導体基板11を400℃まで加熱し、その温度が安定した後に、その温度を保持したまま、例えばスパッタリング法によりニッケル膜21を全面に形成する。ニッケル膜21の厚さは、シリコン酸化膜20上で60nmとする。この結果、シリコン酸化膜20上にはニッケル膜21が形成されるが、多結晶シリコン膜の表面に到達してきたニッケルは、そこに堆積するのではなく、多結晶シリコン膜と反応し、多結晶シリコン膜の全体がニッケルシリサイド膜22に変化する。従って、pMOS領域1には、p型不純物を含有するニッケルシリサイド膜22からなるゲート電極が形成され、nMOS領域2には、n型不純物を含有するニッケルシリサイド膜22からなるゲート電極が形成される。 (もっと読む)


集積回路のための相互接続構造体に、銅線の核形成、成長及び接着を促進する窒化コバルトの層が組み込まれる。銅の拡散バリヤーとして機能し、かつ窒化コバルトと下地の絶縁体の間の接着性も増加させる、窒化タングステン又は窒化タンタルなどの耐熱性の金属窒化物又は金属炭化物層上に窒化コバルトを堆積してよい。窒化コバルトは、新規なコバルトアミジナート前駆体からの化学気相成長により形成され得る。窒化コバルト上に堆積された銅層は、高い電気伝導度を示し、マイクロエレクトロニクスにおける銅伝導体の電気化学的な堆積のための種層として機能できる。 (もっと読む)


【課題】新しい低抵抗率タングステン積層膜スキーム、および、低抵抗率タングステン積層膜を堆積する方法を提供する。
【解決手段】積層膜は、タングステン・カーバイド、または、窒化タングステンなどの低抵抗率タングステン化合物と混合されたタングステンを有するタングステンリッチ層371を、タングステン核生成373および/またはバルク層375を堆積するベースとして有する。これらのタングステンリッチ層は、タングステンコンタクトのメタライゼーション、および、ビットラインにおけるバリアおよび/または接着層として用いられうる。タングステンリッチ層の堆積は、基板をハロゲンフリーの有機金属タングステン前駆物質にさらすことを含む。タングステンとタングステン・カーバイドとの混合層は、優れた接着性を有する薄い低抵抗率の膜であり、次なるタングステンプラグまたはライン形成の優れたベースとなる。 (もっと読む)


121 - 140 / 257