【課題】高濃度拡散層の上部にシリサイド膜を有する半導体装置において、リーク電流の発生を防止する。
【解決手段】第１のＭＯＳトランジスタは、活性領域３００ｘにおける第１のサイドウォールスペーサ３０５ａの外側方下に形成された第１の高濃度拡散層３０６ａと、第１の高濃度拡散層３０６ａの上部に形成された第１のシリサイド膜３１１ａとを備え、第２のＭＯＳトランジスタは、活性領域３００ｘにおける第２のサイドウォールスペーサ３０５ｂの外側方下に形成された第２の高濃度拡散層３０６ｂと、第２の高濃度拡散層３０６ｂの上部に形成された第２のシリサイド膜３１１ｂとを備え、第１のシリサイド膜３１１ａ及び第２のシリサイド膜３１１ｂを構成する結晶粒の結晶粒径は、第１のサイドウォールスペーサ３０５ａと第２のサイドウォールスペーサ３０５ｂ間の間隔以下である。 （もっと読む）

【課題】ターゲットの結晶配向の組織を改善し、スパッタリングを実施した際の、膜の均一性（ユニフォーミティ）を良好にし、スパッタ成膜の品質を向上させ、さらに製造歩留まりを著しく向上させることができるスパッタリング用ターゲット及びその製造方法を提供する。
【解決手段】平板状のターゲットにおいて、ターゲット材料の中心面から半分に切断し２枚のターゲットとし、またさらに切断前のターゲット材料の中心面に位置する結晶配向が（２２２）優先である結晶組織を備えるターゲットを製造する。 （もっと読む）

【課題】本発明は、ＮｉＳｉの潜り込み成長を抑え、オフリーク電流の増加を抑制できる半導体装置を提供することを目的とする。
【解決手段】本発明の１実施形態は、シリコン基板１上に形成されるソース領域及びドレイン領域と、ソース領域とドレイン領域との間にゲート絶縁膜３を介して形成されるゲート領域とを備える半導体装置である。さらに、本発明の１実施形態は、少なくともソース領域及びドレイン領域上に成膜した所定の添加金属を含むニッケル膜１０を、Ｎｉ₂Ｓｉ膜へと反応させる温度でアニールし、さらにＮｉＳｉ膜へと反応させる温度でアニールして形成されたシリサイド膜２２を備える。 （もっと読む）

【課題】素子分離領域に影響を及ぼすことなく、所望のＭＩＳトランジスタのチャネル領域に対して選択的に応力を生じさせ且つ記憶させることができる半導体装置を製造できるようにする。
【解決手段】半導体基板１１の上に、応力歪み生成膜２４を形成し、さらに、第３のレジストパターン２５を形成する。第３のレジストパターン２５をマスクにして、応力歪み生成膜２４に対してプラズマ処理を行うことにより、応力歪み生成膜２４における第１の活性領域１１ａの上側部分を改質して引っ張り応力を生じる引っ張り応力含有部２４Ａを形成する。次に、第３のレジストパターン２５を除去した後、半導体基板１１に対して熱処理を行うことにより、引っ張り応力含有部２４Ａによって、第１の活性領域１１ａにおけるｎ型ゲート電極１５ａの下に位置するチャネル領域に対してゲート長方向に沿った引っ張り応力を生じさせる。 （もっと読む）

【課題】シリコン系光電変換素子上に容易に形成することができ、且つ得られる太陽電池に低い全抵抗値及び高い発電効率を付与することができる太陽電池用電極フィルムを提供すること。
【解決手段】透明フィルム、その表面に設けられた透明電極薄膜、及び透明電極薄膜上にストライプ状又はメッシュ状に金属電極からなるシリコン系太陽電池用電極フィルムであって、透明電極薄膜の厚さが１０〜４００ｎｍの範囲にあり、金属電極の厚さが１〜２００μｍの範囲にあり、その幅が０．０１〜１．０ｍｍの範囲にあることを特徴とする太陽電池用電極フィルム；これを用いた太陽電池の製造方法；及び太陽電池。 （もっと読む）

【課題】低抵抗かつ熱的安定性に優れた、ジャーマナイド薄膜を提供する。
【解決手段】ゲルマニウム（Ｇｅ）基板１１上に、Ｐｔ薄膜１２が形成され、さらにＰｔ薄膜１２の上方にＮｉ薄膜１３が形成されている。その後、熱処理を加えることによって、Ｇｅ基板上にＮｉ、Ｐｔ、Ｇｅの三元素からなる（Ｎｉ_1-xＰｔ_x）Ｇｅ薄膜が形成された。ジャーマナイド薄膜を構成する結晶粒の結晶面方位が、前記ゲルマニウム基板の［１１０］結晶面に対して、［１０２］面あるいは［００１］面を平行とする配向関係になっている。 （もっと読む）

【課題】良好な強誘電体膜を形成する。
【解決手段】本発明の強誘電体メモリの製造方法は、基板上方にイリジウム膜３３１を形成する工程と、イリジウム膜３３１上に酸化イリジウム層３３４を形成する工程と、酸化イリジウム層３３４を非晶質のイリジウム層３３６とする工程と、非晶質のイリジウム層３３６を酸化して、酸化イリジウム部３３７とする酸化工程と、酸化イリジウム部３３７上にＭＯＣＶＤ法で強誘電体膜を形成する工程と、強誘電体膜上に電極を形成する工程と、を有する。 （もっと読む）

【課題】ゲート電極と高誘電率ゲート絶縁膜の間に生じる反応を抑制でき、高集積化および高速化に適した素子構造を有する半導体装置を提供する。
【解決手段】絶縁ゲート電界効果トランジスタを有する半導体装置であって、この絶縁ゲート電界効果トランジスタは、高誘電率膜を含むゲート絶縁膜と、第１の導電層およびこの第１の導電層より抵抗率の低い第２の導電層を含む積層構造をもつゲート電極を有し、第１の導電層は、前記高誘電率膜上に接して設けられ、密度５ｇ/ｃｍ³以上の窒化チタンからなる半導体装置。 （もっと読む）

【課題】シリコン上へ強磁性相を積層化したスピンエレクトロニクスデバイスを作製するにあたり、強磁性元素の鉄(Fe)から構成されるFe₃Si化合物をシリコン系半導体基板上へ結晶成長させる。
【解決手段】この際Fe₃Si層の組成制御性の向上および、ハーフメタル構造を有する規則構造相形成のためにSiCからなる半導体基板を使用あるいは表面にSiCを有するシリコン基板上にFe₃Si磁性相を形成する。 （もっと読む）

【課題】Ｎｉ、Ｌａ、およびＳｉを含むＡｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットを用いて成膜したときに発生するスプラッシュを低減し得る技術を提供する。
【解決手段】Ｎｉ、Ｌａ、およびＳｉを含有するＡｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットであって、スパッタリングターゲットの平面に対して垂直な断面における（１／４）ｔ（ｔは厚み）〜（３／４）ｔの部位を走査型電子顕微鏡（２０００倍）で観察したとき、（１）Ａｌ及びＮｉを主体とするＡｌ−Ｎｉ系金属間化合物について、Ａｌ−Ｎｉ系金属間化合物の全面積に対する平均粒径０．３〜３μｍのＡｌ−Ｎｉ系金属間化合物の合計面積≧７０％であり、（２）Ａｌ、Ｎｉ、Ｌａ、およびＳｉを主体とするＡｌ−Ｎｉ−Ｌａ−Ｓｉ系金属間化合物について、Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系金属間化合物の全面積に対する平均粒径０．２〜２μｍのＡｌ−Ｎｉ−Ｌａ−Ｓｉ系金属間化合物の合計面積≧７０％である。 （もっと読む）

【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する表示装置を生産性よく作製する方法を提案することを課題とする。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体膜を成膜し、微結晶半導体膜の表面からレーザビームを照射して微結晶半導体膜の結晶性を改善する。次に、結晶性が改善された微結晶半導体膜を用いて薄膜トランジスタを形成する。また当該薄膜トランジスタを有する表示装置を作製する。 （もっと読む）

薄膜製造方法が提供される。基板チャンバ内に提供される。チャンバ内に第１反応ガス及び第２反応ガスが供給される。第１反応ガスが解離されて結晶性ナノ粒子を形成する。第２反応ガスを利用して基板上に非結晶性物質の形成が抑制される。そして、基板上に提供された結晶性ナノ粒子から結晶性薄膜を形成する。
（もっと読む）

【課題】 高ｋ材料含有ゲート誘電体及び金属含有ゲートを有する回路構造体を提供する。
【解決手段】 高ｋ誘電体のゲート絶縁体及び金属含有ゲートを有するＰＦＥＴデバイス及びＮＦＥＴデバイスを備えたＦＥＴデバイス構造体が、開示される。両方のＮＦＥＴデバイス及びＰＦＥＴデバイスにおけるゲート金属層が、単一の共通の金属層から製造された。単一の共通の金属であるために、デバイスの製造が簡単化され、必要とされるマスクの数が減少する。両方の型のデバイスのゲートのために単一の金属層を用いるさらなる結果として、ＰＦＥＴ及びＮＦＥＴの端子電極を、直接物理的に接触した状態で互いに付き合わせることができる。共通の金属材料を選択すること及び高ｋ誘電体の酸素曝露によって、デバイスの閾値電圧が調整される。閾値は、低消費電力のデバイス動作を目的としている。 （もっと読む）

半導体装置は、半導体基板上に形成された絶縁膜と、絶縁膜中に形成され、銅又は銅合金からなる埋め込み配線とを備え、絶縁膜と埋め込み配線との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、バリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでいる。
（もっと読む）

【課題】ＭＯＳトランジスタに十分な応力（ストレス）が加える半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、半導体基板１００と、半導体基板１００上に備えられたゲート電極１１４およびゲート電極１１４の側壁面に備えられたスペーサ１１６を含むゲート構造物１１０と、ゲート構造物１１０の両側の半導体基板１００内に形成されたソース／ドレーン領域１０２と、ゲート構造物１１０上エッチング停止膜１３０と、を含み、エッチング停止膜１３０は、スペーサ１１６上の第１領域１３０＿１およびゲート電極の上面上の第２領域１３０＿２を含み、第１領域１３０＿１の厚さは、第２領域１３０＿２の厚さの８５％以下である。 （もっと読む）

【課題】結晶性の良い鉄シリサイド強磁性体Ｆｅ_３Ｓｉを得る。
【解決手段】Ｓｉ基板１の表面を熱酸化して極薄の酸化膜２を形成する（図(a) 及び(b) 参照）。基板温度を１０℃から４００℃の範囲の適当な温度に保持した状態で、該酸化膜２の表面にＦｅ３とＳｉ４とをほぼ３：１の蒸着速度比で同時蒸着させる。室温付近の基板温度で蒸着させた場合にはＦｅ_３Ｓｉのアモルファスが形成され、４００℃に近い基板温度で蒸着させた場合には、モノシリサイド（Ｃ−ＦｅＳｉ）を含有したＦｅ_３Ｓｉが形成されるが、いずれの場合にも適正な温度でアニールすれば、鉄シリサイド強磁性体Ｆｅ_３Ｓｉの結晶が得られる。 （もっと読む）

【課題】電子移動の性能を改善しまたリソグラフィープロセスステップを有利にする目的で、バリア層のアルミニウムの｛１１１｝含有率を上げる。
【解決手段】ＩＭＰ技術を用いて（Ｔｉ又はＴｉＮ_X）／ＴｉＮ／ＴｉＮ_Xバリア層を堆積する場合に、Ｔｉ又はＴｉＮ_X である第１層の厚さを約１００オングストローム以上、〜約５００オングストロームまで（表面形状の幾何関係がこの厚みの上限を制限する）までの範囲に厚くし、ＴｉＮの第２層を約１００オングストローム以上約８００オングストローム以下（好ましくは約６００オングストローム以下）の範囲に薄くし、ＴｉＮ_Xの第３層の形成を制御してＴｉ含有率が約５０原子パーセントチタン（ストイキオメトリック）〜約１００原子パーセントチタンとなるようにすることにより、（Ｔｉ又はＴｉＮ_X）／ＴｉＮ／ＴｉＮ_Xバリア層を改良することができる。第１層がＴｉＮ_Xである場合は、Ｔｉの原子パーセントは少なくとも約４０パーセントである。 （もっと読む）

【課題】寄生容量が低く、かつ、熱処理による抵抗値の変動が小さい抵抗素子を有する半導体装置を得ることのできる技術を提供する。
【解決手段】スパッタリングターゲット材料としてタンタルを用い、スパッタリングガスとしてアルゴンと窒素との混合ガスを用いた反応性直流スパッタリング法により、窒化タンタル膜からなる厚さ２０ｎｍ、窒素濃度３０原子％未満の第１抵抗層５ａ、及び窒化タンタル膜からなる厚さ５ｎｍ、窒素濃度３０原子％以上の第２抵抗層５ｂを順次形成した後、第１及び第２抵抗層５ａ，５ｂを加工して抵抗素子Ｒ１を形成する。窒素濃度が３０原子％以上の上部領域を設けることにより、配線工程において熱負荷が与えられても抵抗素子Ｒ１の抵抗変動率を１％未満に抑えることができる。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】ゲート絶縁膜７、ゲート電極８ａ，８ｂ、ソース・ドレイン用のｎ^＋型半導体領域９ｂ及びｐ^＋型半導体領域１０ｂを形成してから、半導体基板１上に金属膜及びバリア膜を形成し、第１の熱処理を行って金属膜とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させることで、金属膜を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層４１を形成する。その後、バリア膜および未反応の金属膜を除去してから、第２の熱処理を行い金属シリサイド層４１を安定化させる。これ以降、半導体基板１の温度が第２の熱処理の熱処理温度よりも高温となるような処理は行わない。第２の熱処理の熱処理温度は、金属元素ＭのダイシリサイドＭＳｉ_２の格子サイズと半導体基板１の格子サイズが一致する温度よりも低くする。 （もっと読む）

【課題】 発光効率を向上できると共に、順電圧の上昇を抑制可能な半導体発光素子を提供することを目的とする。
【解決手段】 半導体層と、該層上に設けられた透光性の導電性酸化物膜とを有し、導電性酸化物膜は、部分的に柱状構造部を有する半導体発光素子。
（もっと読む）