【課題】ＴｉＮ膜及びバッファ層から形成されるバリアー膜を備えるポリメタルゲート電極を持つ半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に半導体基板側から順に積層された導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜、及び金属膜から形成されるポリメタルゲート電極と、を備える半導体素子である。バリアー膜は、第１金属シリサイド膜上に形成されるＴｉＮ膜と、ＴｉＮ膜と金属膜との間に介在されるバッファ層と、を備える。 （もっと読む）

【課題】電極と化合物半導体層との界面に電極材料が到達することを抑止し、ゲート特性の劣化を防止した信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上に形成され、貫通口６ａを有するパッシベーション膜６と、貫通口６ａを埋め込むようにパッシベーション膜６上に形成されたゲート電極７とを有しており、ゲート電極７は、相異なる結晶配列の結晶粒界１０１が形成されており、結晶粒界１０１の起点が貫通口６ａから離間したパッシベーション膜６の平坦面上に位置する。 （もっと読む）

【課題】ゲート電極膜に注入したイオンがチャネル領域に達してＭＩＳＦＥＴの電気特性に影響を与えていた。
【解決手段】半導体基板の主面上にゲート絶縁膜を介して形成されるとともに、第１導電型となる不純物を含んだシリコンを主体とする第１ゲート電極膜と、前記第１ゲート電極膜上に形成されるとともに、酸素及び窒素のうち一方又は両方を含んだシリコンを主体とする介在層と、前記第１ゲート電極膜上に前記介在層を介して形成されるとともに、前記第１導電型となる不純物を含んだシリコンを主体とする第２ゲート電極膜と、を含む電界効果トランジスタを有する。 （もっと読む）

【課題】ワード線抵抗を低減し、かつ、周辺回路のトランジスタの特性変化を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、複数のメモリセルと、周辺回路とを備える。メモリセルは、半導体基板の上方に設けられたフローティングゲートと、フローティングゲート上に設けられたゲート間絶縁膜と、ゲート間絶縁膜上に設けられたコントロールゲートとを含む。周辺回路は、互いに電気的に接続されたフローティングゲートおよびコントロールゲートと、少なくともフローティングゲートとコントロールゲートとの間の電気的接触部分に設けられ該フローティングゲートと該コントロールゲートとの間の電気的接続を妨げない絶縁薄膜とを含むトランジスタを含む。複数のメモリセルは、コントロールゲート内に絶縁薄膜を含まない。メモリセルおよび周辺回路において、コントロールゲートの少なくとも上部はシリサイド化されている。 （もっと読む）

【課題】マイクロクリスタルシリコン薄膜と金属薄膜との過剰なシリサイド化反応を抑制して、マイクロクリスタルシリコン薄膜の膜剥れを防止する。
【解決手段】半導体装置２０の配線として備えられ、マイクロクリスタルシリコン薄膜８と該薄膜上に形成された金属薄膜９とから成る積層配線であって、マイクロクリスタルシリコン薄膜８の結晶組織を構成している結晶粒には、半導体装置の製造時の熱処理で生じた金属薄膜９とのシリサイド化反応に起因して膜厚方向に成長した柱状の結晶粒が含まれ、マイクロクリスタルシリコン薄膜８の膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の６０％以上である柱状の結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の６％以上１５％以下となるように形成されている。 （もっと読む）

【課題】安定したスイッチング動作を低コストで実行する抵抗変化型不揮発性記憶装置を提供する。
【解決手段】抵抗変化型不揮発性記憶装置は、第１配線３と、第１配線３上に形成された層間絶縁層５３と、層間絶縁膜５３上に形成された第２配線６と、第１配線３と第２配線６との間に形成された抵抗変化型素子１１とを具備する。層間絶縁層５３は、第１配線３と第２配線６とに挟まれるように形成され、第１配線３の幅以下の幅を有するホール９を備える。抵抗変化型素子１１は、第１配線３と接して、ホール９の底部に形成された下部電極１３と、下部電極１３上に形成された抵抗変化層１２と、抵抗変化層１２上に形成された上部電極１１とを備える。下部電極１３、抵抗変化層１２及び上部電極１１は、ホール９の内部に形成される。第１配線３は銅を含み、下部電極１３、１３ａはルテニウム、タングステン、コバルト、白金、金、ロジウム、イリジウム及びパラジウムからなる群から選択される少なくとも一種の金属を含んでいる。 （もっと読む）

【課題】ＳｉＣ基板を用いて形成され、金属シリサイド膜と金属電極との密着性の向上する半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、炭化珪素と、炭化珪素上に形成され、第１の層、第１の層よりも低い炭素比率を有する第２の層を備える金属シリサイドと、金属シリサイド上に形成される金属電極を備え、第２の層が第１の層上に形成され、第２の層が金属電極に接し、第２の層中の金属シリサイドの平均粒径が、第１の層中の金属シリサイドの平均粒径よりも大きい。 （もっと読む）

【課題】連続スパッタ時においても、ノジュールやパーティクルの発生を抑制することができるとともに、膜特性の均一性の高い膜が得られるＧＴＯスパッタリングターゲット、特にＦＰＤ用スパッタリングターゲットを提供する。
【解決手段】Ｇａ_２Ｏ_３が１〜２０ｍｏｌ％、残部ＳｎＯ_２及び不可避的不純物からなるスパッタリング用酸化物焼結体ターゲットであって、当該酸化物焼結体ターゲットの組織に観察される相において、相対密度が９７％以上、バルク抵抗率が１０００Ωｃｍ以下であることを特徴とするスパッタリング用酸化物焼結体ターゲット。 （もっと読む）

【課題】電極抵抗および界面抵抗の低下を実現する熱安定性の高いバリアメタル構造を備えた半導体装置を提供すること。
【解決手段】実施形態の半導体装置は、半導体基板１の上に形成されたポリシリコン膜２と、前記ポリシリコン膜上に形成された金属のシリサイド膜１０と、を備える。実施形態の半導体装置は、前記シリサイド膜の上に形成された前記金属の酸化膜４と、前記酸化膜の上に形成されたタングステン或いはモリブデンを含む膜５と、を備える。 （もっと読む）

【課題】ゲート電極の一部にメタルゲート電極を有するＭＩＳＥＦＴにおいて、メタルゲート電極を構成するグレインの配向性のばらつきに起因するＭＩＳＦＥＴのしきい値電圧のばらつきを小さくする。
【解決手段】メタルゲート電極４ａ、４ｂに炭素（Ｃ）を導入することにより、メタルゲート電極４ａ、４ｂ内のグレインの粒径が大きくなることを防ぎ、メタルゲート電極４ａ、４ｂの中に多数の小さいグレインを形成することにより、グレインの配向性を均一化し、ゲート電極の仕事関数のばらつきを低減する。 （もっと読む）

【課題】ソース電極およびドレイン電極間におけるオフリーク電流の低減を課題とする。
【解決手段】本発明の一態様は、ゲート電極１０１と、前記ゲート電極を覆うように形成されたゲート絶縁膜１０２，１０３と、前記ゲート絶縁膜上に形成され、前記ゲート電極の上方に位置する活性層１０４と、前記活性層の側面及び前記ゲート絶縁膜の上に形成されたシリコン層１０５，１０６と、前記シリコン層上に形成されたソース電極１０７ａおよびドレイン電極１０７ｂと、を具備し、前記活性層は、前記ソース電極および前記ドレイン電極それぞれと接しないことを特徴とする半導体装置である。 （もっと読む）

【課題】薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法に関する。
【解決手段】薄膜トランジスタは、ゲート電極、ゲート絶縁膜、上記ゲート絶縁膜上に形成された酸化物半導体層、及び上記酸化物半導体層上に相互に離隔して形成されたドレーン電極及びソース電極を含む。上記ドレーン電極は、上記酸化物半導体層上に形成された第１のドレーン副電極及び上記第１のドレーン副電極上に形成された第２のドレーン副電極を含む。上記ソース電極は、上記酸化物半導体層上に形成された第１のソース副電極及び上記第１のソース副電極上に形成された第２のソース副電極を含む。上記第１のドレーン副電極及び上記第１のソース副電極は、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み、上記第２のドレーン副電極及び上記第２のソース副電極は、金属原子を含む。 （もっと読む）

【課題】配線の低抵抗化を図る。
【解決手段】本実施形態の半導体装置は、半導体基板１０を覆う第１の層間絶縁膜上に設けられる配線６０と、配線６０の上面上に設けられるキャップ層６８と、配線６０と第２の層間絶縁膜との間に設けられるバリア膜６２と、を含む。配線６０は高融点導電層を含み、配線６０の配線幅Ｗ１は、キャップ層６８の幅Ｗ２よりも小さい。バリア膜６２は、高融点導電層６０が含む元素の化合物からなり、配線６０を覆う層間絶縁膜６９，７０に起因する不純物が配線６０内に拡散するのを抑制する。 （もっと読む）

【課題】液体に対し金属膜の表面の濡れ性を改質し、金属表面と液体との接触角を増加させて液体の濡れ広がりを抑制し、信頼性の高い機能膜を低コストで実現すること。
【解決手段】基材１の平板面１ａに金属膜２を形成する（金属膜形成工程）。次いで、金属膜２の表面２ａに機能材料を含有する液体３を付与し、液体３を固化させて機能膜３Ａを形成する（機能膜形成工程）。金属膜形成工程では、平板面１ａに対する成膜入射角αが５°以上１５°以下となる条件で平板面１ａに金属を真空蒸着し、金属膜２を平板面１ａに対して２０°以上４５°以下に傾斜する柱状結晶構造に形成する。 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられたＡｌ合金膜を有する半導体電極構造を提供する。
【解決手段】基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜は、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられたＡｌ合金膜を有する半導体電極構造を提供する。
【解決手段】基板上に少なくとも、基板側から順に、高融点金属の窒化物薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜は、５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が３００ｎｍ〜５μｍであることを特徴とする半導体電極構造。（ａ）Ａｌマトリックスの最大粒径が１μｍ以下（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられた半導体装置用Ａｌ合金膜を提供する。
【解決手段】５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】管理コストを低減し、さらに、製造工程を削減して製造原価のコストダウンを図ることの可能な半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法の提案を目的とする。
【解決手段】所定の材料からなり、活性層４１となる半導体と、所定の材料と同じ組成の材料からなり、ソース電極５１、ドレイン電極５３及び画素電極５５の少なくとも一つとなる導電体とを備えた薄膜トランジスタ２の製造方法であって、非晶質の所定の材料からなる被処理体及び導電体（ソース電極５１、ソース配線５２、ドレイン電極５３、ドレイン配線５４及び画素電極５５）を一括成膜し、さらに一括形成する工程と、形成された被処理体を結晶化させて活性層４１とする工程とを有する方法としてある。 （もっと読む）

【課題】成膜後の金属酸化物粒子の緻密性を改善することができ、所望の性能を有する金属酸化物半導体薄膜や透明導電膜を形成することが可能な金属酸化物粒子分散組成物を提供する。
【解決手段】金属酸化物粒子と、金属塩及び／又は有機金属化合物と、溶媒とを含有する透明導電膜形成用の金属酸化物粒子分散組成物であって、前記金属酸化物粒子は、Ｚｎ、Ｇａ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ及びＦｅからなる群より選択される少なくとも１種の金属の酸化物を含有し、かつ、前記金属塩及び／又は有機金属化合物は、Ｚｎ、Ｇａ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ及びＦｅからなる群より選択される少なくとも１種の金属の金属塩及び／又はＺｎ、Ｇａ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ及びＦｅからなる群より選択される少なくとも１種の金属を含む有機金属化合物である金属酸化物粒子分散組成物。 （もっと読む）

【課題】アモルファス状態の透明導電膜の光透過率を増加させ、シート抵抗を低下させ、ｐ型半導体層とのオーミックコンタクトを形成する技術を提供する。
【解決手段】
真空排気された真空槽３１内に、アモルファス状態の透明導電膜が表面に露出する処理対象物１が配置された状態で、真空槽３１内に不活性ガスと酸素ガスとを、不活性ガスに対する酸素ガスの流量比が１／２０以上３／７以下になるように導入して圧力を上昇させ、圧力が上昇した状態で処理対象物１を３００℃以上８００℃以下に加熱する（第一のアニール工程）。次いで、酸素ガスの導入を停止して、真空槽３１内の酸素ガスの分圧が第一のアニール工程での酸素ガスの分圧よりも低下した状態で、処理対象物１を３００℃以上８００℃以下に加熱する（第二のアニール工程）。 （もっと読む）