【課題】半導体装置の寄生容量成分を好適に調整する。
【解決手段】半導体装置１０は、複数個のエミッタ領域２０を備える。半導体層の表面から所定の深さまでの領域に形成されているボディ領域１２を備える。ボディ領域１２の下部に形成されているドリフト領域４を備える。ドリフト領域４の下部に形成されているコレクタ領域３を備える。各エミッタ領域２０の表面からボディ領域１２を貫通して伸びている第１トレンチ３１を備える。第１トレンチ３１の内面を覆っているゲート絶縁膜１８を備える。第１トレンチ３１内に収容されているゲート電極８を備える。隣接している第１トレンチ３１間に形成され、ボディ領域１２を貫通して伸びている第２トレンチ３２を備える。第２トレンチ３２の内面を覆っているトレンチ絶縁膜３３を備える。第２トレンチ３２内に収容されている導電層３５を備える。導電層３５がゲート電極８に電気的に接続されている。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。 （もっと読む）

【課題】制御性の良い製造方法のみで形成することができる高周波数動作が可能なノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層４とショットキー接触する浮遊電極８を配置し、この浮遊電極８上に絶縁膜を介してゲート電極７を配置する。さらに、ソース電極５とドレイン電極６との間の電子供給層表面を珪素膜１１で被覆する。そして、ゲート電極７に正バイアス印加し、浮遊電極８に電子を蓄積される。 （もっと読む）

【課題】低オン抵抗と高破壊耐量との両立が可能な半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、第１の主電極と、第１の半導体層と、第１導電形ベース層と、第２導電形ベース層と、第１導電形の第２の半導体層と、第２導電形の埋め込み層と、埋め込み電極と、ゲート絶縁膜と、ゲート電極と、第２の主電極とを備えた。埋め込み層は、第１導電形ベース層中に選択的に設けられた。埋め込み電極は、第２導電形ベース層を貫通して埋め込み層に達するトレンチの底部に設けられ、埋め込み層に接する。ゲート絶縁膜は、埋め込み電極より上のトレンチの側壁に設けられた。ゲート電極は、トレンチ内におけるゲート絶縁膜の内側に設けられた。第２の主電極は、第２の半導体層上に設けられ、第２の半導体層及び埋め込み電極と電気的に接続された。 （もっと読む）

【課題】 低コストで必要な仕事関数及び耐酸化性を有する金属膜を備えた半導体装置を提供する。
【解決手段】 表面に金属膜が形成された基板を処理容器内に搬入する工程と、処理容器内に原料ガスと酸化源とを供給し排気することで、基板の表面に形成された金属膜上に所定膜厚の金属酸化膜を形成する処理を行う工程と、処理済基板を処理容器内から搬出する工程と、を有し、処理を行う工程では、酸化源としてオゾンガス、酸素ガスまたはプラズマにより活性化された酸素ガスを用い、所定膜厚の金属酸化膜を形成する過程において形成される金属酸化膜越しに、酸化源に含まれる酸素原子を、金属膜の表面に導入することで、金属膜の表面を酸化して導電性の金属酸化層に改質する。 （もっと読む）

【課題】ゲートパッド電極と裏面金属電極間のリーク電流を抑制し、ボンディング強度を向上させ、高性能化・高信頼化を図る。
【解決手段】基板１０の第１表面上に配置され、それぞれ複数のフィンガーを有するゲート電極２４・ソース電極２０およびドレイン電極２２およびオーム性電極層１８と、ゲート電極・ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極ＧＥ１〜４・ソース端子電極ＳＥ１〜４およびドレイン端子電極ＤＥと、オーム性電極層上に配置され、ゲート端子電極と接続するゲートパッド電極３０と、オーム性電極層と基板との界面に形成された反応層を覆うように基板内に形成された第１導電型半導体層１６と、第１導電型半導体層１６を覆うように、基板内に形成され、第１導電型と反対導電型の第２導電型半導体層とを備える半導体装置１。 （もっと読む）

【課題】トランジスタの閾値電圧を高くする。
【解決手段】フローティング電極１１０は半導体層１０２上に形成されており、絶縁層はフローティング電極１１０上に形成されている。バイアス電極１３４は、絶縁層を介してフローティング電極１１０の一部に対向することにより、フローティング電極１１０と容量結合し、かつフローティング電極１１０が半導体層１０２にチャネル領域を形成しない大きさの電圧が印加される。制御電極１３２は、絶縁層を介してフローティング電極１１０の他の部分に対向することにより、フローティング電極１１０と容量結合し、かつトランジスタのオン／オフを制御するための制御電圧が入力される。 （もっと読む）

【課題】ＰチャネルパワーＭＯＳＦＥＴにおいて、同手法に従い、トレンチ内にＰ＋ポリシリコンゲート電極とＰ＋フィールドプレート電極を有するトレンチ内ダブルゲート型ＰチャネルパワーＭＯＳＦＥＴを製作して、種々の特性を測定したところ、高温状態で、基板に対してゲートに負のバイアスを印加し続けると、ＰチャネルパワーＭＯＳＦＥＴの閾値電圧の絶対値がストレス印加時間と共に次第に大きくなってゆく現象があることが明らかとなった。
【解決手段】本願の一つの発明は、Ｎ型ポリシリコン線状フィールドプレート電極およびＮ型ポリシリコン線状ゲート電極を各トレンチ部に有するＰチャネル型パワーＭＯＳＦＥＴである。 （もっと読む）

【課題】ソースフィールドプレート電極を形成することによる性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上にＧａＮ層１２およびＡｌＧａＮ層１３がこの順で形成され、ＡｌＧａＮ層１３上にドレイン電極１４、ソース電極１５およびゲート電極１６が形成された半導体装置であって、ゲート電極１６の下方には、ＳｉＣ基板１１を貫通するように第１の開口２３が形成されている。さらに、ＧａＮ層１２上に形成され、ソース電極１５に接続されるソースパッド１９の一部が、ＳｉＣ基板１１の裏面側から露出するように、第２の開口２４が形成されている。そして、第１の開口２３内にソースフィールドプレート電極２５−１を形成すると同時に、第２の開口２４から露出するソースパッド１９に接触するようにＳｉＣ基板１１の裏面に接地導体２５−２を形成する。 （もっと読む）

【課題】Ｔａ−Ｗ系スパッタリングターゲットにおいて、面内の抵抗ばらつきが小さいと共に、下地膜との密着力に優れたＴａ−Ｗ合金膜を再現性よく得ることを可能にする。
【解決手段】Ｔａ−Ｗ系スパッタリングターゲットは、０．０５〜２質量％の範囲のＷを含有し、残部が実質的にＴａからなると共に、ターゲット全体としてのＷ含有量のばらつきが±２０％以内とされている。このようなＴａ−Ｗ系スパッタリングターゲットを用いて成膜したＴａ−Ｗ合金膜は、例えばＴＦＤ素子１の第１の電極３に適用される。ＴＦＤ素子１は第１の電極３／陽極酸化膜４／第２の電極５によるＭＩＭ構造を有し、液晶表示装置のスイッチング素子等に適用される。 （もっと読む）

【課題】高電圧が印加される金属電極による耐圧低下を緩和する半導体装置を提供する。
【解決手段】高電位島領域１０１内のｎ^-半導体層３とｐ^-半導体基板１との界面にはｎ⁺埋め込み不純物領域２が形成されている。ｎ⁺埋め込み不純物領域２の上方ではｎ^-半導体層３表面にｐチャネルＭＯＳＦＥＴ１３０が形成されている。ｐ⁺不純物領域６及びｎ⁺不純物領域４５を有するダイオード１０２が、領域１０５内のｎ^-半導体層３表面に形成されている。ｎ⁺不純物領域４５に接続された金属電極１４は、ｐ⁺不純物領域６及びｐ⁺不純物領域４の上方を通ってｐチャネルＭＯＳＦＥＴ１３０に接続される。ｐ⁺不純物領域６に接続されたｐ^-不純物領域６１は金属電極１４の下方に位置している。ｐ^-半導体基板１及びｐ⁺不純物領域４は、ｐ⁺不純物領域６及びｎ⁺不純物領域４５よりも低い電位が与えられる。 （もっと読む）

【課題】半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにする。
【解決手段】半導体装置を、同一基板１上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層４と、基板１と窒化物半導体層４との間に部分的に設けられた（０００１）面形成層２と、（０００１）面を有する窒化物半導体層４上に設けられたソース電極５、ドレイン電極６及びゲート電極７と、（０００−１）面を有する窒化物半導体層４上に設けられたホール引き抜き電極８とを備えるものとする。 （もっと読む）

【課題】パワー半導体デバイス構造と、高電圧トランジスタを製造するためのプロセスとを提供する。
【解決手段】パワートランジスタデバイスは基板を含み、当該基板は、上に重なっているバッファ層とのＰＮ接合を形成する。パワートランジスタデバイスはさらに、第１の領域と、バッファ層の上面に隣接するドリフト領域と、ボディ領域とを含む。ボディ領域は、ドリフト領域から第１の領域を分離する。第１および第２の誘電体領域は、それぞれ、ドリフト領域における対向する横方向側壁部分に隣接する。誘電体領域は、少なくともボディ領域の下から下方に垂直方向に延在して少なくともバッファ層に達する。第１および第２のフィールドプレートは、それぞれ、第１および第２の誘電体領域に配置される。順方向導通を制御するトレンチゲートは、ボディ領域に隣接し、当該ボディ領域から絶縁された誘電体領域の上方に配置される。 （もっと読む）

【課題】素子終端領域の占有面積を小さくして阻止特性の安定性を確保でき、必要に応じて、順方向／逆方向の電圧阻止能力を実現できる縦型半導体装置を提供する。
【解決手段】縦型半導体装置は、ＩＧＢＴの素子機能を実現する素子活性領域１００と、素子活性領域１００を囲む素子終端領域２００とによって構成されている。素子終端領域２００には、基板表面に略垂直に、素子活性領域１００を取り囲む閉ループ状にトレンチ７００が形成されている。トレンチ７００は、その側壁に形成されたシリコン酸化膜７１０と、酸化膜間の隙間を充填する多結晶シリコン７２０とによって形成されている。さらに、素子終端領域２００は、トレンチ７００と所定距離を隔てたｐ−型低不純物濃度層５００で終端されている。これによって、素子終端領域２００の占有面積を大幅に低減するトレンチ構造において、薄膜の低応力な酸化膜を形成して高耐圧化を図ることができる。 （もっと読む）

【課題】素子の高耐圧化に伴い反転領域を介して流れるリーク電流を低減する方法の提供。
【解決手段】所望の不純物濃度を有する半導体層を備えた半導体基板と、半導体層内に形成された複数のストライプ状のトレンチ内にゲート酸化膜を介して導電体層を埋め込み形成したトレンチゲートと、半導体層表面を覆う絶縁膜と、絶縁膜を貫通し、ソースコンタクト開口部に形成されたソース電極と、半導体層内に形成され、ソース電極に電気的に接続されたボディ領域及びソース領域と、トレンチゲート周縁部でトレンチゲートに接続されたゲート周辺配線と、ソース電極と同一表面上で、ソース電極から離間して形成され、ゲート周辺配線に接続されるゲート電極と、ドレイン電極とを具備し、周縁部のスクライブ領域の拡散領域と、デバイス周縁部の拡散領域との間の半導体基板表面に、チャネルストッパ１ｃｓを形成し、反転領域形成を抑制する。 （もっと読む）

【課題】半導体層の素子分離される部分に溝を形成する際に内在する応力が開放されても、その応力によりフィールドプレート部が絶縁膜から剥離するのを防止でき、高耐圧化を可能にした半導体素子及びその製造方法を提供する。
【解決手段】ＨＦＥＴ１０は、電子供給層１４上に形成されたソース電極１６、ドレイン電極１７およびゲート電極１８と、各電極間を絶縁する絶縁膜１９と、半導体層２２の素子分離される部分に形成されたメサ構造２３を有する。ゲート電極１８は、ショットキー電極の機能を有する第１の電極層２０と、絶縁膜１９との接触部が絶縁膜１９に密着する金属材料で構成されたフィールドプレート部２１ａを有する第２の電極層２１と、を有する。メサ構造２３を形成する際に内在する応力が開放されても、その応力によりゲート電極１８のフィールドプレート部２１ａが絶縁膜１９から剥離するのを防止でき、高耐圧化が可能になる。 （もっと読む）

【課題】仕事関数値が高く、熱耐性がある低抵抗なキャパシタ用電極を提供する。
【解決手段】互いに対向する第１面及び第２面を有するキャパシタ用電極であって、酸素原子及び窒素原子を含有し、厚み方向における第１面と第２面の間に酸素原子の濃度が最大値を示す位置Ａを有し、窒素原子は位置Ａよりも第１面側にのみ存在することを特徴とする、キャパシタ用電極。 （もっと読む）

コア−シェル−シェル（ＣＳＳ）ナノワイヤトランジスタ（ＮＷＴ）であって、表面を持つ基板と、半導体コアと、該半導体コアを囲む絶縁性シェルと、該絶縁性シェルを囲む導電性シェルとを含む円柱形のＣＳＳナノ構造体であって、上記表面上にある下側半円柱を有するＣＳＳナノ構造体と、上記ＣＳＳナノ構造体の中央部にある上記導電性シェルから形成されているゲート電極と、上記基板の表面と、上記ＣＳＳナノ構造体の中央部にある上記下側半円柱との間に配置された絶縁性凹形ストリンガと、上記ＣＳＳナノ構造体の中央部にある、ゲート電極および上記絶縁性凹形ストリンガの上に形成されている導電膜ゲートストラップと、上記ＣＳＳナノ構造体の両端部にある、上記半導体コアの複数の露出領域に形成されているソース／ドレイン（Ｓ／Ｄ）領域と、を含むコア−シェル−シェル（ＣＳＳ）ナノワイヤトランジスタ（ＮＷＴ）。
（もっと読む）

【課題】ストライプ型のＳＪ構造のドリフト層であっても、両方向の電位分布の差を生じさせず安定した耐圧を確保できる半導体装置を提供する。
【解決手段】半導体装置は、半導体素子が形成される素子領域１００及びその素子領域１００を囲う終端領域２００を有する。半導体装置は、ｎ型ドリフト層４内にその平面と平行なＹ軸方向を長手方向としてストライプ状に且つＹ軸方向と直交するＸ軸方向において周期的に形成されたｐ型ピラー１と、終端領域２００において素子領域１００を取り囲むように同心環状に形成された複数のフィールドプレート電極２とを備える。ｐ型ピラー層１におけるＹ軸方向の端部は、素子領域１００と終端領域２００の境界を超えて形成されている。フィールドプレート電極２００は、ｐ型ピラー層１のＹ軸方向の両端近傍を通るように形成されている。 （もっと読む）

【課題】スイッチング素子の動作電圧を低下させる。
【解決手段】スイッチング素子１００において、絶縁性基板１０と、絶縁性基板１０の一面に設けられた第１電極２０及び第２電極３０と、第１電極２０と第２電極３０との間に設けられ、第１電極２０と第２電極３０との間への所定電圧の印加により抵抗のスイッチング現象が生じる間隙を有する電極間間隙部４０と、を備え、絶縁性基板１０の当該一面に窒素を含有させるよう構成した。 （もっと読む）