説明

Fターム[4M104DD21]の内容

半導体の電極 (138,591) | 製造方法(特徴のあるもの) (30,582) | 析出面の前処理 (2,098)

Fターム[4M104DD21]の下位に属するFターム

Fターム[4M104DD21]に分類される特許

81 - 100 / 199


【課題】容易に微小化、高密度化することが可能な薄膜トランジスタの製造方法、画素アレイの製造方法を提供する。
【解決手段】フォトリソグラフィ法および塗布法を用いた薄膜トランジスタの製造方法であって、下地部材の上に成膜された電極材料をフォトリソグラフィ法により所定のパターン形状に加工する際に用いた感光性樹脂膜の残留部分を除去せず残留させ、該残留部分を後工程で液体材料を塗布法により所定の領域に塗布するためのバンクとして用いる。 (もっと読む)


【課題】本発明は、少ない紫外線照射量で表面自由エネルギーを変化させることが可能な積層構造体及び該積層構造体の製造方法を提供することを目的とする。また、本発明は、該積層構造体を有する電子素子、該電子素子を複数有する電子素子アレイ及び該電子素子アレイを有する表示装置を提供することを目的とする。
【解決手段】積層構造体は、基板11上に、エネルギーを付与することにより臨界表面張力が変化する材料を含有する濡れ性変化層12と、濡れ性変化層12にパターン形成された導電層13を有し、臨界表面張力が変化する材料は、主鎖と側鎖を有し、側鎖は、エネルギーを吸収すると結合が開裂する部位を2個以上有する。 (もっと読む)


【課題】III-V族窒化物化合物半導体からなるエピタキシャル層に欠陥のない高性能のIII-V族窒化物化合物半導体電界効果トランジスタおよびその製造方法を提供すること。
【解決手段】III-V族窒化物化合物半導体MOS型電界効果トランジスタ1Aは、GaNなどのIII-V族窒化物化合物半導体からなるエピタキシャル層3と、再成長技術を用いてそれぞれ形成された2つのオーミックコンタクト層8,9およびリサーフ層10とを備える。オーミックコンタクト層8,9およびリサーフ層10の両方が再成長技術により形成されているので、高温熱処理の必要がない。そのため、エピタキシャル層3に欠陥を与えることなく、オーミックコンタクト層8,9およびリサーフ層10を形成できる。 (もっと読む)


【課題】チャネル領域に応力を印加しつつ、シリサイド層を膜状に形成するとともに、シリサイド層の異常成長が抑制された半導体装置の製造方法および半導体装置を提供する。
【解決手段】まず、第1工程では、シリコン基板11上にゲート絶縁膜12を介してゲート電極13を形成する。次に、第2工程では、ゲート電極13をマスクにしたエッチングにより、シリコン基板11の表面層を掘り下げる。次いで、第3工程では、掘り下げられたシリコン基板11の表面に、SiGe層からなる第1の層21をエピタキシャル成長させる。続いて、第4工程では、第1の層21上に、第1の層21よりもGe濃度の低いSiGe層またはSi層からなる第2の層22を形成する。その後の第5工程では、第2の層22の少なくとも表面側をシリサイド化して、シリサイド層Sを形成する。 (もっと読む)


【課題】 単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ及びこれに関連する方法を提供すること。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ(HBT)及び関連する方法が開示される。一実施形態において、HBTは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。1つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。 (もっと読む)


開示されているのは、転写パターン材料をフィルムベース材料に形成して、転写フィルムを作製する工程と、転写パターン材料が基板と接触するように、転写パターンが形成される基板に転写フィルムを張り付ける工程と、フィルムベース材料を転写パターン材料から分離する工程と、ペーストを転写パターン凹部に適用する工程と、ペーストを固化する工程と、転写パターン材料を除去する工程とを含むペーストパターン形成方法である。
(もっと読む)


【課題】電界効果トランジスタを備え、電界効果トランジスタを微細化したときでもその電流駆動性能の変動を抑え易い半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板1と、該シリコン基板に形成された電界効果トランジスタ20Aとを備え、電界効果トランジスタは、シリコン基板上にゲート絶縁膜9を介して配置されたゲート電極11と、ゲート電極の線幅方向の両側面に配置されたサイドウォールスペーサ15と、平面視したときにゲート電極を挟んで互いに対向するようにシリコン基板に形成された2つの不純物拡散領域17,19とを有する半導体装置を構成するにあたり、2つの不純物拡散領域それぞれの表面およびその近傍に金属シリサイド層を形成し、かつ平面視したときにサイドウォールスペーサよりも外側に位置する箇所をシリコン基板の表面よりも窪ませる。 (もっと読む)


【課題】電子供給層と絶縁層との間の界面準位を低減させ、リーク電流やドレイン電流のコラプス等の抑制を可能とすること。
【解決手段】本発明は、基板(10)上に設けられたGaN電子走行層(12)と、電子走行層(12)上に設けられ2次元電子ガス(13)を電子走行層(12)に生成するAlGaN電子供給層(14)と、電子供給層(14)上に設けられたGaN層(20)と、GaN層(20)との間に絶縁膜(32)を介し設けられたゲート電極(34)と、を具備する半導体装置である。 (もっと読む)


【課題】ガラスなどの酸化ケイ素系基板上へ無電解めっき法を用いて導電性パターンを形成するのに好適な新規疎水性ポリマー、それを用いた、基材上に密着性に優れた導電膜を有する積層体、その形成方法、該導電膜を配線として有するプリント配線基板、薄層トランジスタ及びこれらを備えた装置を提供する。
【解決手段】ラジカル重合可能な不飽和性部位と、無電解めっきの触媒を吸着する部位とを有する疎水性ポリマーであって、該ラジカル重合可能な不飽和性部位と該無電解めっきの触媒を吸着する部位の構成比が、60:40〜30:70である疎水性ポリマー。このポリマーを重合開始層に結合させてグラフトポリマー層を形成し、そこに無電解めっき触媒を付与し、無電解めっきを行うことで、表面に導電性膜が形成された積層体を得る。 (もっと読む)


【課題】低コストで拡散層の表面の不純物濃度を高くすることができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板1の表面にN型不純物を注入してN型拡散層3を形成し、P型不純物を注入してP型拡散層4を形成し、レーザ光を照射してP型拡散層4を溶融させる。次に、不純物の偏析係数が0.9以下となるようにして、P型拡散層4をシリコン基板1の内部側から凝固させる。これにより、P型拡散層4の表面に不純物が偏析する。そして、凝固したP型拡散層4にアルミニウム、チタン又はバナジウムからなる電極6を接合する。 (もっと読む)


【解決手段】ケイ素化合物系低誘電率材料からなる基材上に、無電解めっきにより形成されたバリア層を介して無電解銅めっき層が積層された積層構造であって、上記バリア層が、有機シラン化合物の単分子層、及び該単分子層の上記バリア層側の端部を修飾するパラジウム触媒を介して上記基材上に形成され、かつ該基材側から無電解NiBめっき層と無電解CoWPめっき層とで構成されている積層構造。
【効果】ケイ素化合物系低誘電率材料上に、簡単な工程で密着性の良好なバリア層、配線層等に適用される無電解銅めっき層を全てウエットプロセスにて形成することができ、ケイ素化合物系低誘電率材料からなる基材、バリア層、及び配線層等の無電解銅めっき層が、相互に強固に密着した積層構造を得ることができる。また、この積層構造は、超LSIの銅配線、特に、従来に比べて更に狭小化されたトレンチに形成される銅配線の形成構造として好適である。 (もっと読む)


【課題】順方向のオン電圧が小さく、逆漏れ電流の小さいSiCショットキーダイオードおよびその製造方法を提供する。
【解決手段】(1)ショットキー電極とオーミック電極のうちの少なくとも一方を、SiC側からTi/Ni/Auなる三層構造とする。(2)燐等のイオン注入により高不純物濃度層を形成し、その表面にオーミック電極を設ける。(3)表面を水素終端処理し、温度700〜800℃の熱処理後直ちにショットキー電極を形成する (もっと読む)


【課題】半導体層と電極とのオーミック接続を容易に得られ、電気的特性に優れた薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタ(TFT)30は、半導体層35と、該半導体層35に当接する金属層63とを備えており、前記半導体層35と前記金属層63との界面に、金属層63の構成材料のうち少なくとも1種類の金属材料のシリサイドを含む金属シリサイド層36が形成されている。 (もっと読む)


【課題】微細化された層パターンを、精度よく安定して形成できる製造方法を提供するこ
と。
【解決手段】層パターン製造方法は、基板上に位置する第1の層と前記第1の層上に位置
する第2の層とを形成することで、前記第1の層と前記第2の層とによって区画された領
域を前記基板上に形成するステップ(a)と、吐出装置の吐出部から前記領域に液状の材
料を吐出するステップ(b)と、を含む。そして、前記液状の材料に対する前記第1の層
の撥液性は、前記材料に対する前記第2の層の撥液性よりも低い。 (もっと読む)


【課題】電極材料の液滴の滴下にてソース電極およびドレイン電極を形成する場合に、両電極間のチャネル部に液滴の飛沫が付着する事態を防止することができる薄膜トランジスタおよび液晶表示装置を提供する。
【解決手段】ソース電極101は、ソース電極101の本線とつながる分岐電極部101aの両側部分に向かって電極幅が漸次広くなっている。すなわち、台形形状の2つの底角部から台形形状の上辺部分に向かって電極幅が漸次狭くなり、台形形状の上辺部分は半導体層16上に延び出している。上記2つの底角部のことを、ソース移行部と呼ぶとすれば、各ソース移行部(底角部)における電極幅は、ソース配線から半導体層16の形成領域に向かって徐々に広がっている。 (もっと読む)


【課題】種々の形状からなる配線を精度良く形成できる汎用性の高い、配線形成用基板を提供する。また、前記配線基板を用いて信頼性の高いものを得る、配線の形成方法、プラズマディスプレイの製造方法を提供する。
【解決手段】基板10A上に、撥液領域11に囲まれる多数のドット状の親液領域12が、規則的に配設されてなる配線形成用基板10である。 (もっと読む)


【課題】マスク数を増やすことなく、PMOSトランジスタのソース/ドレイン拡散層内にSiGe層を形成することで、PMOSトランジスタのオン電流を向上する。
【解決手段】選択成長層15が表面に形成されたPMOSトランジスタのシリコン基板11内のソース/ドレイン拡散層上に、PMOS用コンタクトホール20を形成する。この際に、コンタクトホール20がシリコン基板11のソース/ドレイン拡散層内に届くようにエッチングする。コンタクトホール20内の拡散層上及び選択成長層15の側面にGeを選択成長し、熱処理よりSiGe層24とする。NMOSトランジスタのコンタクトホール25を選択成長層16に達するように形成する。コンタクトホール20、25内のSiGe層24及び選択成長層16上にコンタクトプラグ30を形成する。 (もっと読む)


【課題】マイクロコンタクトプリンティングにより、平坦でない対象面にも、自己組織化分子膜からなる表面エネルギ差バンクを均一に形成する製造方法を提供する。
【解決手段】表面エネルギ差バンクの形成方法は、スタンプの基部12から突出している複数の弾性素子14の複数の先端面14aからなる接触領域16,17,18に自己組織化分子膜の材料30を配置するステップと、複数の弾性素子14に対応した複数のドット32からなる表面エネルギ差バンク34,35,36が対象面24の上に得られるように、接触領域16,17,18を対象面24に接触させて材料30を接触領域16,17,18から対象面24へ転写するステップと、を含む。 (もっと読む)


【課題】インクジェット法によるパターン形成に適したバンク構造を低製造コストで製造する方法を提供すること。
【解決手段】バンク構造の製造方法が、下地表面上に第1の層を形成する工程(a)と、前記第1の層上に濡れ性改質層を形成する工程(b)と、前記濡れ性改質層上に第2の層を形成する工程(c)と、前記第2の層にバンクパターンを与えるように、前記第2の層にエンボス処理を施す工程(d)と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第1の層へ転写する工程(e)と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程(e)の後で、前記第2の層を取り除く工程(f)と、を包含している。 (もっと読む)


【課題】下部バリアメタル層を省略しても優れたTFT特性を発揮し得、ソース−ドレイン配線をTFTの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】本発明のソース−ドレイン電極34は、窒素含有層と純AlまたはAl合金の薄膜とからなる。窒素含有層の窒素は、薄膜トランジスタの半導体層33のSiと結合しており、純AlまたはAl合金の薄膜は、窒素含有層を介して薄膜トランジスタの半導体層33と接続している。 (もっと読む)


81 - 100 / 199