説明

Fターム[4M104DD40]の内容

半導体の電極 (138,591) | 製造方法(特徴のあるもの) (30,582) | 電極材料の析出 (10,624) | PVD (4,537) | スパッタ (3,176) | ターゲットの材料、構造 (419)

Fターム[4M104DD40]に分類される特許

1 - 20 / 419



【課題】高い歩留まりを実現できる半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、基板11上の絶縁層13に形成された第1の凹部14および第1の凹部14よりも幅が狭い第2の凹部15に、基板11を銅が流動可能なリフロー温度に加熱した状態で、第1の銅膜21を形成する工程を備えている。また、前記半導体装置の製造方法は、第1の銅膜21上に、不純物濃度が第1の銅膜21よりも高い第2の銅膜22を、第1の銅膜21の形成時よりも流動性が小さい状態で形成する工程を備えている。 (もっと読む)


【課題】 高密度および高強度を有し、窒化チタン系の膜を成膜可能なスパッタリングターゲットおよびその製造方法を提供する。
【解決手段】 窒化チタン粉と酸化チタン粉とを焼結したスパッタリングターゲットであって、N:30〜43at%、O:9〜27at%を含有し、残部がTiおよび不可避不純物からなる成分組成を有し、O/Ti原子比が2未満の酸化チタンを含む焼結体からなり、該焼結体の密度が4.4g/cm以上である。また、このスパッタリングターゲットの製造方法は、窒化チタン粉と酸化チタン粉とを混合して混合粉末を作製する工程と、該混合粉末を真空中でホットプレスにて焼結する工程とを有し、前記酸化チタン粉の少なくとも一部をO/Ti原子比が2未満の酸化チタン粉とし、この酸化チタン粉を窒化チタン粉と混合する。 (もっと読む)


【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率
を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一と
する。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極
及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成
された駆動回路用TFTと、金属によって構成された駆動回路用配線とを有すればよい。
また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ
半導体層が酸化物半導体によって構成された画素用TFTと、酸化物導電体によって構成
された表示部用配線とを有すればよい。 (もっと読む)


【課題】 膜剥離の問題を改善し、さらに低い電気抵抗値を維持できる、MoTiターゲット材およびその製造方法を提供する。
【解決手段】 本発明は、Tiを20〜80原子%含有し残部がMoおよび不可避的不純物からなる組成を有し、前記不可避的不純物の一である水素が10質量ppm以下であるMoTiターゲット材である。また、本発明のMoTiターゲット材は、MoTi焼結体を100Pa未満の圧力、800℃以上、0.5時間以上の条件で熱処理する工程とで得られる。 (もっと読む)


【課題】微細な溝部の内部に隙間無く導電材料を埋め込み、導電性に優れた配線を得ることが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】中間層の形成時に、第2コイル46および第3コイル61によってターゲット53と基体11との間に磁力線M1が通るように磁場を発生させることによって、溝部12の内壁面に均一な厚みで中間層を成膜することが可能になる。 (もっと読む)


【課題】スパッタリング法により、被処理基板の一面に形成されたチタンナイトライド膜上にタングステンシリサイド膜を形成する際に、タングステンシリサイド膜に含ませるシリコン原子の割合を微細制御することを可能にする、デバイスの製造方法を提供する。
【解決手段】被処理基板の一面103aに、チタンナイトライド膜109、タングステンシリサイド膜110、タングステン膜111の順に堆積してなるデバイスの製造方法であって、タングステンシリサイド膜110をスパッタリング法により形成する際に、タングステン原子からなるターゲット102と、シリコン原子を含むプロセスガスを少なくとも用いる。 (もっと読む)


【課題】高いバリア性を有するCu−Mn合金膜を形成する。
【解決手段】半導体素子の配線の形成に用いられるCu−Mn合金スパッタリングターゲット材10であって、濃度が8原子%以上30原子%以下のMnと、不可避的不純物とを含むCu−Mn合金からなり、Cu−Mn合金の平均結晶粒径が10μm以上50μm以下である。 (もっと読む)


【課題】 耐湿性や耐酸化性を改善し、さらに低抵抗な主導電層であるCuと積層した際に、加熱工程を経ても低い電気抵抗値を維持できる、Mo合金からなら被覆層を用いた電子部品用積層配線膜および被覆層を形成するためのスパッタリングターゲット材を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Cuを主成分とする主導電層と該導電層の一方の面および/または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がMo100−x−y−Ni−Ti、10≦x≦50、3≦y≦30、x+y≦53で表され、残部が不可避的不純物からなる電子部品用積層配線膜。 (もっと読む)


【課題】 低抵抗かつ高反射率の特性と共に表面粗さが小さく、高い耐硫化性及び耐塩化性を兼ね備えた導電性膜およびその製造方法を提供すること。
【解決手段】 導電性膜が、Cu:0.1〜2.5原子%、Sb:0.1〜1.5原子%、Ga:0.5〜3原子%を含有し、残部がAgおよび不可避不純物からなる成分組成を有した銀合金で構成されている。この導電性膜は、表面に有機EL素子の透明導電膜が積層され、さらにその上に有機EL層を含む電界発光層が積層される有機EL素子用の反射電極膜として好適である。 (もっと読む)


【課題】 耐湿性や耐酸化性を改善し、さらに、低抵抗な主導電層であるAlと積層した際に、加熱工程を経ても低い電気抵抗値を維持できる、Mo合金からなる被覆層を用いた電子部品用積層配線膜および被覆層を形成するためのスパッタリングターゲット材を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Alを主成分とする主導電層と該主導電層の一方の面および/または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がMo100−x−y−Ni−Ti、10≦x≦30、3≦y≦20で表され、残部が不可避的不純物からなる電子部品用積層配線膜。 (もっと読む)


【課題】本発明は、製造コストを低減し、さらにゲート電極およびゲートコンタクトの抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、ゲート電極7の少なくとも上層は、第2金属シリサイド膜としてのWSix膜72からなり、第1金属シリサイド膜としてのNiSi2膜18に含まれる第1金属(Ni)とシリコンとの結合エネルギーが、WSix膜72に含まれる第2金属(W)とのシリコンとの結合エネルギーよりも小さく、WSix膜72の組成MSix(Mは第2金属を示す)において、xが1.5以上2.0未満であることを特徴とする。 (もっと読む)


【課題】連続スパッタ時においても、ノジュールやパーティクルの発生を抑制することができるとともに、膜特性の均一性の高い膜が得られるGTOスパッタリングターゲット、特にFPD用スパッタリングターゲットを提供する。
【解決手段】Gaが1〜20mol%、残部SnO及び不可避的不純物からなるスパッタリング用酸化物焼結体ターゲットであって、当該酸化物焼結体ターゲットの組織に観察される相において、相対密度が97%以上、バルク抵抗率が1000Ωcm以下であることを特徴とするスパッタリング用酸化物焼結体ターゲット。 (もっと読む)


【課題】 Moの持つSiバリヤ性、ITOコンタクト性という利点を維持しながら、耐酸化性を改善し、尚且つCuとの積層時や信号ケ−ブルの取り付け等の加熱工程を経ても低い電気低抵値を維持できる、電子部品用積層配線膜を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Cuでなる主導電層と、該主導電層の一方の面および/または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がMo100−XNi、10≦X≦70で表され、残部不可避的不純物からなるMo−Ni合金である電子部品用積層配線膜。 (もっと読む)


【課題】TFT液晶パネルなどに使用される大型の基板に対してスパッタリング工程で配線を作成する際に、高電力を印加した際も使用中の異常放電の頻度を減少し、スプラッシュ等の発生を抑制する、スパッタリングターゲット用銅材料を提供する。
【解決手段】純度99.99%以上の純銅からなり、ターゲット内部のボイドおよび介在物欠陥の平均サイズが30μm以下であり、且つ、欠陥の数が、スパッタリングに供する面の単位面積辺り、10個/mであることを特徴とする、スパッタリングターゲット用銅材料。 (もっと読む)


【課題】 本発明の目的は、Moの分散性が良い、均一微細な組織をもったMoTiターゲット材の製造方法およびMoTiターゲット材を提供することである。
【解決手段】 本発明は、(1)Mo一次粒子が凝集したMo凝集体を平均粒径10μm以下に解砕してMo粉末を作製する工程と、(2)前記Mo粉末と平均粒径50μm以下のTi粉末とを混合して混合粉末を作製する工程と、(3)前記混合粉末を加圧焼結してMoTi焼結体を作製する工程とを有するMoTiターゲット材の製造方法である。 (もっと読む)


【課題】 特に再生処理された使用済みスパッタ材をリサイクルすることができる再製スパッタリングターゲット及びその製造方法を提供する。
【解決手段】 元スパッタ面と、元非スパッタ面とを有する使用済みスパッタ材と、
前記使用済みスパッタ材の元スパッタ面に一体に形成される充填層と、
前記使用済みスパッタ材の元非スパッタ面からなる新スパッタ面とを有することを特徴とする。 (もっと読む)


【課題】王水を用いることなくニッケルプラチナ膜の未反応部分を選択的に除去しうるとともに、プラチナの残滓が半導体基板上に付着するのを防止しうる半導体装置の製造方法を提供する。
【解決手段】シリコン基板10上に、ゲート電極16と、ゲート電極16の両側のシリコン基板10内に形成されたソース/ドレイン拡散層24とを有するMOSトランジスタ26を形成し、シリコン基板10上に、ゲート電極16及びソース/ドレイン拡散層24を覆うようにNiPt膜28を形成し、熱処理を行うことにより、NiPt膜28とソース/ドレイン拡散層24の上部とを反応させ、ソース/ドレイン拡散層24上に、Ni(Pt)Si膜34a、34bを形成し、過酸化水素を含む71℃以上の薬液を用いて、NiPt膜28のうちの未反応の部分を選択的に除去するとともに、Ni(Pt)Si膜34a、34bの表面に酸化膜を形成する。 (もっと読む)


【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられた半導体装置用Al合金膜を提供する。
【解決手段】500℃で30分間保持する加熱処理を行った後に下記(a)〜(c)を全て満たし、かつ膜厚が500nm〜5μmであることを特徴とする半導体装置用Al合金膜。(a)Alマトリックスの最大粒径が800nm以下(b)ヒロック密度が1×10個/m未満(c)電気抵抗率が10μΩcm以下 (もっと読む)


【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられたAl合金膜を有する半導体電極構造を提供する。
【解決手段】基板上に少なくとも、基板側から順に、高融点金属薄膜と、Al合金膜とを備えた半導体電極構造であって、前記Al合金膜は、480℃で30分間保持する加熱処理を行った後に下記(a)〜(c)を全て満たし、かつ膜厚が1〜5μmであることを特徴とする半導体電極構造。
(a)Alマトリックスの最大粒径が1μm以下
(b)ヒロック密度が1×10個/m未満
(c)電気抵抗率が10μΩcm以下 (もっと読む)


1 - 20 / 419