説明

Fターム[4M104DD53]の内容

半導体の電極 (138,591) | 製造方法(特徴のあるもの) (30,582) | 電極材料の析出 (10,624) | 塗布、又は液体からの析出 (2,321) | 無電解メッキ (517)

Fターム[4M104DD53]に分類される特許

1 - 20 / 517


【課題】生産性の高いバッチ処理方式を採用しながら、比較的簡単な構成で、基板の表面の全域に亘ってめっき液がより均一に流れるようにして、膜厚や膜形状の面内均一性を高めためっき膜を形成できるようにする。
【解決手段】内部に上方に向かうめっき液の流れを形成しつつめっき液を保持するめっき槽80と、複数枚の基板Wを鉛直方向に並列に保持してめっき槽80内のめっき液に浸漬させる基板ホルダ84と、基板ホルダ84で保持してめっき液に浸漬させた各基板Wの周囲をそれぞれ囲繞して、各基板Wの外周部に基板表面に沿っためっき液の流れと連続するめっき液の流れを形成する複数枚のガイド板150,152を有する。 (もっと読む)


【課題】メッキ液から水分蒸発によるメッキ液の濃度および各種成分の状態変化を抑制してメッキレートおよびメッキ膜厚の安定化を図る。
【解決手段】メッキ処理槽2内の処理液の液面上方にある気体中のメッキ処理液の蒸気圧を制御する蒸気圧制御手段としての超音波式加湿機9と、メッキ処理液の液面位置が所定位置になるように蒸気圧制御手段としての超音波式加湿機9を制御して処理液量を調節する電装制御ユニット11とを有する。 (もっと読む)


【課題】生産性の高いバッチ処理方式を採用しながら、めっき液を含む薬液の持ち出し量を低減させて洗浄工程での洗浄時間を短縮させ、しかも、めっき液循環ラインの内部等のフラッシングを容易かつ迅速に行うことができるめっき装置の提供。
【解決手段】めっき前処理を行うめっき前処理槽60を有するめっき前処理モジュール64と、基板表面に無電解めっきを行うめっき槽66,72を有するめっきモジュール70,76と、めっき前処理モジュール64とめっきモジュール70,76の間で基板を搬送するモジュール間基板搬送装置86を有し、めっき前処理槽は、めっき前処理液の温度調節機能を備えためっき前処理液循環ラインを有し、めっき槽は、フィルタとめっき液の温度調節機能を備えためっき液循環ラインを有し、めっき液循環ラインは、めっき液循環ライン及びめっき槽の内部をフラッシングするフラッシングライン114,122に接続されている。 (もっと読む)


【課題】リーク不良の発生を抑制でき、かつ薄型基板を用いることができる半導体装置およびその製造方法を提供する。
【解決手段】半導体チップ30を、半導体基板35の表層部に形成された第1導電型層34と、第1導電型層34の表面に形成されたゲート絶縁膜37と、ゲート絶縁膜37上に形成されたゲート電極38と、半導体基板35の主表面35a上に配置され、主表面35aの一部を露出させるコンタクトホール42が形成された層間絶縁膜41と、層間絶縁膜41上に配置され、コンタクトホール42を介して半導体基板35と接続されるアルミニウムを有する材料で構成される上部電極43と、上部電極43上に形成されたニッケルを有する材料で構成されるメッキ膜44と、半導体基板35の裏面35bに形成された下部電極46とを有する構成とする。そして、上部電極43のうちコンタクトホール42に形成されている部分の膜厚tを2μm以上にする。 (もっと読む)


【課題】配線抵抗に伴う電圧降下や信号遅延によるトランジスタへの信号の書き込み不良
を防止した半導体装置を提供することを課題の一つとする。例えば、表示装置の画素に設
けたトランジスタへの書き込み不良が引き起こす階調不良などを防止し、表示品質の高い
表示装置を提供することを課題の一つとする。
【解決手段】配線抵抗が低い銅を含む配線に、バンドギャップが広く、且つキャリア濃度
が低い高純度化された酸化物半導体を接続してトランジスタを作製すればよい。バンドギ
ャップが広い酸化物半導体を用いて、トランジスタのオフ電流を低減するだけでなく、キ
ャリア濃度が低い高純度化された酸化物半導体を用いて正のしきい値電圧を有し、所謂ノ
ーマリーオフ特性のトランジスタとして、オフ電流とオン電流の比を大きくできる。 (もっと読む)


【課題】表面電極にめっき層を形成する際に、裏面電極に不必要なめっき層が形成されることによる裏面電極の電気抵抗の影響を抑制しつつ、表面電極にめっき層を欠陥無く形成できる半導体装置の製造方法を提供する。
【解決手段】表面1aに半導体素子の表面電極2が形成され、裏面1bに半導体素子の裏面電極が形成された半導体ウェハ1を用意する工程と、半導体ウェハ1の表面電極2にめっき層3を形成するめっき工程とを有する半導体装置の製造方法において、めっき工程では、表面電極2と半導体ウェハ1の側面1cとを露出した状態とし、かつ、半導体ウェハの裏面1bの全域を被覆した状態として、半導体ウェハ1をめっき液に浸してめっき層を形成する。 (もっと読む)


【課題】シート抵抗が低く、広い波長範囲で高い透過率を有する光透過型金属電極、電子装置及び光学素子を提供する。
【解決手段】実施形態によれば、複数の第1金属線と、複数の第2金属線と、を含む光透過型金属電極が提供される。複数の第1金属線は、第1方向に沿って並ぶ。第1金属線は、第1方向と交差する第2方向に沿って延びる。複数の第2金属線は、第1方向と第2方向を含む平面に対して平行で第1方向と交差する第3方向に沿って並び、第1金属線と接触する。第2金属線は、その平面に対して平行で第3方向と交差する第4方向に沿って延びる。複数の第1金属線の第1方向における中心どうしの第1距離は、可視光を含む波長帯の最短の波長以下である。複数の第2金属線の第3方向における中心どうしの第2距離は、波長帯の最長の波長を超える。第1金属線と第2金属線の厚さは、最短の波長以下である。 (もっと読む)


【課題】ドレイン配線電極に起因する電流コラプス現象への影響が抑制され、且つ耐圧が向上された窒化物半導体装置を提供する。
【解決手段】窒化物半導体からなるデバイス層と、デバイス層上に互いに離間して配置されたソース電極及びドレイン電極と、ソース電極とドレイン電極間でデバイス層上に配置されたゲート電極と、デバイス層上に配置された層間絶縁膜と、ドレイン電極とゲート電極間において層間絶縁膜を介してデバイス層と対向して配置され、ドレイン電極と電気的に接続されたドレイン配線電極と、ゲート電極とドレイン電極間においてデバイス層上に層間絶縁膜を介してデバイス層と対向して配置されたドレイン電極に比べて低電位側のフィールドプレートとを備え、ドレイン配線電極下方の層間絶縁膜の膜厚が、フィールドプレート下方の層間絶縁膜の膜厚よりも厚い。 (もっと読む)


【課題】異なる特性の半導体素子を一体に有しつつ、高集積化が実現可能な、新たな構成の半導体装置を提供することを目的の一とする。
【解決手段】第1の半導体材料が用いられた第1のチャネル形成領域と、第1のゲート電極と、を含む第1のトランジスタと、第1のゲート電極と一体に設けられた第2のソース電極および第2のドレイン電極の一方と、第2の半導体材料が用いられ、第2のソース電極および第2のドレイン電極と電気的に接続された第2のチャネル形成領域と、を含む第2のトランジスタと、を備えた半導体装置である。 (もっと読む)


【課題】低いコンタクト抵抗、高い移動度を達成し得る半導体装置を提供する。
【解決手段】ゲート電極13、ゲート絶縁層14、有機半導体材料層から構成されたチャネル形成領域16、及び、金属から成るソース/ドレイン電極15を有する電界効果型トランジスタから成る半導体装置において、チャネル形成領域16を構成する有機半導体材料層と接するソース/ドレイン電極15の部分は、電極被覆材料21で被覆されており、電極被覆材料21は、金属イオンと結合し得る官能基、及び、金属から成るソース/ドレイン電極15と結合する官能基を有する有機分子から成る。 (もっと読む)


【課題】配線等のパターンを、材料の利用効率を向上させ、かつ、作製工程を簡略化して得られた表示装置である。また配線等のパターンを所望の形状で制御性よく形成された導電膜を有する表示装置である。
【解決手段】トランジスタ上の第1の導電膜と、第2の導電膜とは、複数の屈曲点を有するコの字状に設けられる。本形状であっても、第1の導電膜と、第2の導電膜とはパターンを所望の形状で制御性よく形成される。なお、第1の導電膜と第2の導電膜は、共通電極層と、画素電極層となることができる。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】直列に接続されたメモリセルと、メモリセルを選択して第2信号線及びワード線を駆動する駆動回路と、書き込み電位のいずれかを選択して第1信号線に出力する駆動回路と、ビット線の電位と参照電位とを比較する読み出し回路と、書き込み電位及び参照電位を生成して駆動回路および読み出し回路に供給する、電位生成回路と、を有し、メモリセルの一は、ビット線及びソース線に接続された第1のトランジスタと、第1、第2の信号線に接続された第2のトランジスタと、ワード線、ビット線及びソース線に接続された第3のトランジスタを有し、第2のトランジスタは酸化物半導体層を含み、第1のトランジスタのゲート電極と、第2のトランジスタのソース電極またはドレイン電極の一方が接続された、多値型の半導体装置。 (もっと読む)


【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第1のトランジスタ上に設けられた第2のトランジスタと容量素子とを有し、第2のトランジスタの半導体層にはオフセット領域が設けられた半導体装置を提供する。第2のトランジスタを、オフセット領域を有する構造とすることで、第2のトランジスタのオフ電流を低減させることができ、長期に記憶を保持可能な半導体装置を提供することができる。 (もっと読む)


【課題】基板の表面全域にわたって均一にめっき処理を施すめっき処理装置を提供する。
【解決手段】めっき処理装置20は、基板2を保持して回転させる基板回転保持機構110と、基板回転保持機構110に保持された基板2に向けてめっき液を吐出する吐出機構21と、吐出機構21にめっき液を供給するめっき液供給機構30と、基板回転保持機構110およびめっき液供給機構30を制御する制御機構160と、を備えている。吐出機構21は、基板2に向けてめっき液を吐出する吐出口41を含む第1ノズル40と、第1ノズル40の吐出口よりも基板2の中心部に近接するよう位置することができる吐出口46を含む第2ノズル45と、を有している。まためっき液供給機構30は、第1ノズル40に供給されるめっき液の温度が第2ノズル45に供給されるめっき液の温度よりも高くなるよう構成されている。 (もっと読む)


【課題】高温化下でも安定な高信頼性を有する配線を容易に精度良く形成する方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置の製造方法は、半導体基板上方に窒化チタンからなる第1の絶縁層を形成し、第1の絶縁層に複数の溝を形成し、溝の底面及び側壁下部を覆う部分が溝の側壁上部を覆う部分よりも厚くなるように、溝の底面及び側壁を覆うバリアメタルを形成し、溝のバリアメタル上に金属膜を埋め込み、複数の配線を形成し、第1の絶縁層を除去して、隣り合う複数の配線の間に配線に接するような空隙を形成し、複数の配線の上面に、金属又は酸化物からなるキャップ膜を形成し、複数の配線の上面及び側壁を覆うようにシリコンナイトライドカーバイド膜又は窒化ボロン膜からなる拡散防止膜を形成し、複数の配線の上面を覆い、且つ、複数の配線間に空隙が形成されるように、第2の絶縁層を形成する。 (もっと読む)


【課題】有機半導体層の上面の層の形状不良を抑えることが可能な半導体素子およびこれを備えた電子機器を提供する。
【解決手段】有機半導体層と、有機半導体層の上面に設けられた層とを有し、この層の外形線は、有機半導体層の外形線よりも内側にある半導体素子。この半導体素子を備えた電子機器。 (もっと読む)


【課題】前面電流トラックを形成したドープ半導体ウェハの銅めっきに関する改善された銅めっき方法を提供する。
【解決手段】前面、裏面およびPN接合を含む半導体を提供し、下層を含む導電トラックのパターンを前記前面が含み、かつ前記裏面が金属接点を含んでおり;前記半導体を一価銅めっき組成物と接触させ;並びに導電トラックの下層上に銅をめっきする。 (もっと読む)


【課題】めっき後に細線乃至小ドットの金属パターンを高解像度で形成できる金属パターン材料及び金属パターン材料の製造方法の提供。
【解決手段】特定のめっき形成用光感応材料を6μm未満のピッチで露光する際に、6μmピッチ露光時の最適パワーに対し、100%未満であり、かつ〔(ピッチ(μm)×75/6+25)−30〕〜〔(ピッチ(μm)×75/6+25)+15〕%のレーザーパワーで露光する露光工程と、露光後のめっき形成用光感応材料を現像液で現像する現像工程と、現像後のパターンが形成されためっき形成用光感応材料を、めっき浴比が10未満でめっきを行うめっき工程とを含む金属パターン材料の製造方法である。 (もっと読む)


【課題】基板に定形された形態部の内部に、表面が平坦化された導電性材料を形成する方法を提供する。
【解決手段】平坦化表面を形成する方法であって、狭小形態部と幅広形態部が形成された基板上に、第1のプロセスでは電気めっき法により狭小形態部および幅広形態部の少なくとも一部を充填し、第1の層を形成し、第2のプロセスでは無電解めっき法により幅広形態部のに対応する第1の層中の孔および第1の層上に第2の層を充填形成し、表面が平坦な上層部110を形成する。 (もっと読む)


【課題】貫通ビア電極を形成する際に処理温度が高くなく且つ低コストで、バリア層を均一に、且つ高い密着強度で製造する。
【解決手段】シリコン基板10の厚さ方向に形成された高アスペクト比の、貫通ビア電極形成用の孔12の内周面に、自己組織化単分子膜24を形成し、これに、金属ナノ粒子14を、高密度で吸着させて、この金属ナノ粒子14を触媒として、バリア層を無電解めっきにより形成し、バリア層の上にシード層を無電解めっきにより形成し、次に、貫通ビア電極材を電解めっきにより堆積して、孔12を埋めて、貫通ビア電極を形成する。 (もっと読む)


1 - 20 / 517