【課題】柔軟性及び耐久性に優れ、素子特性が優れ、しかも大面積化が容易なボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタを提供すること。
【解決手段】第１導電層及び第２導電層からなるソース・ドレイン電極を有するボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、第１導電層は、酸化タングステン、酸化銀、酸化銅、酸化亜鉛、銀塩、銀及び銅からなる群から選ばれる１種以上の材料を含み、該第２導電層は、Ａｇ、Ａｌ、Ａｕ、Ｃｄ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｏ、Ｎｉ、Ｐｂ、Ｐｄ、Ｐｔ、Ｓｎ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｎ、Ｚｒ、及びこれらの金属のいずれかを含む合金からなる群から選ばれる１種以上の材料を含む、有機薄膜トランジスタ。 （もっと読む）

【課題】大面積の素子の製造が容易であり、ソース電極及びドレイン電極を形成する際にゲート絶縁層を損傷せず、有機絶縁材料が有する柔軟性を損なわない、有機薄膜トランジスタの製造方法を提供すること。
【解決手段】ゲート電極、及び該ゲート電極を被覆し、有機絶縁材料を含むゲート絶縁層を形成する工程；該ゲート絶縁層上に塗布法、無電解めっき法又は原子層堆積法を用いて導電性材料からなる第１導電層を成膜する工程；該第１導電層上にパターンニングされた第２導電層を形成する工程；該第２導電層で被覆されていない第１導電層の部分を除去して、第１導電層及び第２導電層からなるソース電極及びドレイン電極を形成する工程；及びソース電極、ドレイン電極、及び該ソース電極と該ドレイン電極に挟まれた領域のゲート絶縁層が被覆されるように、有機半導体層を形成する工程；を有する、有機薄膜トランジスタの製造方法。 （もっと読む）

【課題】製造に際して配線にヒロックが発生せず、かつエッチング形状の制御が容易な液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板上にマトリクス配置された走査線と、信号線１２と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極２７とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層２１１と高融点金属層２１２との積層構造からなり、前記信号線１２が下層から高融点金属層２３１とアルミニウム−ネオジム合金層２３２と高融点金属層２３３との３層構造からなり、高融点金属の種類に応じて、ネオジム含有量を調整する。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置を提案することを課題とする。
【解決手段】基板上に形成されたゲート電極と、ゲート電極上に形成された酸素過剰のＳｉＯ_Ｘ膜と、ＳｉＯ_Ｘ膜上に形成された酸化物半導体膜と、を有する半導体装置。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）

【課題】可能な限り従来の設備及び加工プロセスを継承してコストの上昇を抑制するも、Ｔａ含有の導電材料を難除去性の残留付着物を発生せしめることなく所望に加工し、容易且つ確実に信頼性の高い半導体装置を実現する。
【解決手段】半導体基板上に、Ｔａ含有層、ＴｉＮ層、及び多結晶シリコン膜等のドライエッチング可能な層を順次積層し、ＴｉＮ層をエッチングストッパーとして多結晶シリコン膜をドライエッチングして所定形状に残し、ＴｉＮ層及びＴａ含有層をＳＰＭ、ＡＰＭ等を用いてウェットエッチングして多結晶シリコン膜下で所定形状に残す。 （もっと読む）

【課題】マスク枚数を増加させることなく、積層構造の導電層の下層が露出した構造を有する半導体装置の作製方法を提供する。
【解決手段】ソース電極及びドレイン電極層を形成する導電膜を２層の積層構造で形成し、該導電膜上にエッチングマスクを形成し、該エッチングマスクを用いて該導電膜をエッチングし、該エッチングマスクを残した状態で該導電膜の上層をサイドエッチングして該導電膜の下層の一部を露出させてソース電極及びドレイン電極層とする。このように形成したソース電極及びドレイン電極層と画素電極層は、露出された下層の部分において接続される。ソース電極及びドレイン電極層を形成する導電膜は、例えば、下層をＴｉ層とし、上層をＡｌ層とすればよい。エッチングマスクに開口部が複数設けられていてもよい。 （もっと読む）

【課題】 ニッケルプラチナ合金を有する電子基板から電子基板上にエッチング液に不溶であるプラチナ微粒子を残留させずにニッケルプラチナ合金をエッチングするエッチング液を提供することを目的とする。
【解決手段】 ニッケルプラチナ合金を有する電子基板から電子基板にプラチナ微粒子を残留させずにニッケルプラチナをエッチングする工程用のエッチング液であって、無機酸（Ａ）、オキシエチレン鎖を分子内に有する界面活性剤（Ｂ）および水を必須成分とするニッケルプラチナ合金用エッチング液。 （もっと読む）

【課題】印刷法にて、容易にヴィアホール等のパターンを形成する方法を提供する事。
【解決手段】基板上に設けられた第一高分子材料からなる第一薄膜をパターニングする際に、第一高分子材料を溶解する第一溶媒に第二高分子材料を溶解させた高分子溶液を準備し、これを第一薄膜に滴下する高分子溶液滴下工程と、第一溶媒が乾燥した後に第一薄膜を第二溶媒に触れさせる第二溶媒接触工程と、を含み、第二溶媒は第一高分子材料を溶解せず、第二高分子材料を溶解する溶媒とする。 （もっと読む）

【課題】シリコン以外の半導体で形成される半導体素子で使用可能なＴＥＧを有する半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ部２ａと、ＳＢＤ部２ａの電気特性を測定するためのＴＥＧ部３ａと、を備えた半導体装置１ａであって、ＳＢＤ部２ａは、ｎ型のＳｉＣドリフト層８と、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第１のショットキー電極１３と、を有し、ＴＥＧ部３ａは、ＳｉＣドリフト層８の表面９を含む箇所に形成されたｐ型のイオン注入層１８ａと、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第２のショットキー電極２１ａと、第２のショットキー電極２１ａと電気的に接続され、ＳｉＣドリフト層８とは接触しないようにイオン注入層１８ａ上に形成された電極パッド２２と、を有する （もっと読む）

【課題】レジストの広がりを容易に制御して、寄生容量の増加を抑制する。
【解決手段】ゲート電極１１ａａ上に、ゲート絶縁膜１２、第１半導体膜１３、第２半導体膜１４及び金属膜を成膜し、金属膜上にレジストを形成する工程と、レジストから露出する金属膜、及びレジストの薄膜部の下層に配置する金属膜の上層部をエッチングしてソースドレイン形成層１５ａを形成する工程と、レジストＲｂｂから露出するソースドレイン形成層１５ａ及び第２半導体膜１４の温度差に基づいてリフロー処理を行いレジストＲｂｃに変形する工程と、レジストＲｂｃを用いて第１半導体層１３ａ及び第２半導体層形成層１４ａを形成する工程と、レジストＲｂｃを除去した後に、ソース電極及びドレイン電極を形成し、両電極から露出する第２半導体層形成層１４ａをエッチングして第２半導体層１４ｂを形成する工程とを備える。 （もっと読む）

【課題】ゲート誘電体の上に複数のシリサイド金属ゲートが作製される相補型金属酸化物半導体集積化プロセスを提供する。
【解決手段】形成されるシリサイド金属ゲート相の変化を生じさせるポリＳｉゲートスタック高さの変化という欠点のないＣＭＯＳシリサイド金属ゲート集積化手法が提供される。集積化手法は、プロセスの複雑さ最小限に保ち、それによって、ＣＭＯＳトランジスタの製造コストを増加させない。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて絶縁膜にエッチング処理を行うことにより、絶縁層を形成し、絶縁層を覆うように酸化物半導体層を形成し、酸化物半導体層を覆うように導電膜を形成し、導電膜に研磨処理を行うことにより導電膜表面を平坦化し、導電膜をエッチング処理して導電層とすることにより酸化物半導体層の最上部の表面よりも導電層の表面を低くし、導電層と酸化物半導体層に接するゲート絶縁膜を形成し、ゲート絶縁膜の上で絶縁層と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】Ｃｕ／Ｍｏ積層金属膜、Ｃｕ／Ｍｏ合金積層金属膜、Ｃｕ合金／Ｍｏ合金積層金属膜のような、銅又は銅合金の１層以上の銅層と、モリブデン又はモリブデン合金の１層以上のモリブデン層とを含む多重膜を、効率的で優秀に同時に一括してエッチングすることができるエッチング液組成物及びこれを用いた多重膜のエッチング方法を提供する。
【解決手段】エッチング液組成物は、総重量に対して、リン酸５０〜８０ｗｔ％；硝酸０．５〜１０ｗｔ％；酢酸５〜３０ｗｔ％；イミダゾール０．０１〜５ｗｔ％；及び残量の水を含む。添加剤イミダゾールは、銅／モリブデンガルバニック反応調節剤として機能する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成する半導体装置の作製方法を提供することを目的の一とする。
【解決手段】絶縁表面上に、酸化物半導体層と、酸化物半導体層と接するソース電極およびドレイン電極と、を形成し、ソース電極上およびドレイン電極上にそれぞれ絶縁層を形成し、酸化物半導体層、ソース電極、ドレイン電極および絶縁層上にゲート絶縁層を形成し、ゲート絶縁層上に導電層を形成し、導電層を覆うように絶縁膜を形成し、導電層におけるソース電極またはドレイン電極と重畳する領域の少なくとも一部が露出するように絶縁膜を加工し、導電層の露出した領域をエッチングして、ソース電極とドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法である。 （もっと読む）

【課題】 酸化物電極との良好な接続を行うことや、絶縁膜等との界面で生じる相互拡散を抑制することができ、かつ製造工程の低コスト化を図ることができる配線構造体、それを用いた半導体素子、配線基板、表示用パネル及び表示装置を提供する。
【解決手段】 アルミニウム層、銅層及び銅合金層からなる群より選択される少なくとも１つの層と、アルミニウム合金層とを含む２層以上の積層体であり、該アルミニウム合金層が表層に配置されている配線構造体である。これにより、液晶表示装置等において、酸化物電極と配線との接続部で酸化膜が形成されず、良好な接続を行うことができる。 （もっと読む）

【課題】エッチング工程時に銅が露出して不純物が発生することを最小化できる薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】絶縁基板の上にゲート線１２４、ゲート絶縁膜１４０、第１非晶質シリコン膜１５４、第２非晶質シリコン膜１６４、第１金属膜１７４ａ、及び第２金属膜１７４ｂを順次形成する段階と、第２金属膜１７４ｂの上に第１部分と第１部分より厚さの厚い第２部分とを有する感光膜パターン５２を形成する段階と、感光膜パターン５２をマスクとして第２金属膜１７４ｂ及び第１金属膜１７４ａをエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、第２金属パターンにＳＦ_６気体またはＳＦ_６とＨｅの混合気体で前処理する段階とを含む。 （もっと読む）

【課題】活性層中への電極材の拡散の抑制、電極材の低電気抵抗化、さらには活性層へのダメージ低減を図ることができる、酸化物半導体からなる活性層を有する電界効果型トランジスタ及びその製造方法を提供すること。
【解決手段】本発明の一実施形態に係るトランジスタは、酸化物半導体からなる活性層と、Ｔｉ系材料またはＭｏ系材料からなる第１の電極層と、第１の電極層の材料よりも比抵抗の小さい材料からなる第２の電極層とを具備する。
上記構成によれば、酸化物半導体からなる活性層に対する拡散が小さい第１の電極層と、比抵抗が小さい第２の電極層を積層することにより、活性層と電極層の層界面でのＦＥＴ特性が良好であり、電気抵抗の小さい電極を備えたＦＥＴを得ることが可能である。 （もっと読む）

【課題】電気特性が良好な半導体装置を、歩留まり高く作製する。
【解決手段】ｎ型及びｐ型の少なくともいずれかの不純物が添加された不純物領域を有する半導体膜と、配線とを有し、配線は、導電性を有する金属酸化物を含む拡散防止膜と、該拡散防止膜上の低抵抗導電膜とを有し、配線と半導体膜とのコンタクト部において、拡散防止膜と不純物領域とが接する。拡散防止膜は、導電膜を酸化性ガス及びハロゲン系ガスの混合ガスから生成されるプラズマに暴露して該導電膜に含まれる金属材料の酸化物を形成し、金属材料の酸化物が形成された導電膜を、水を含む雰囲気に暴露して導電膜を流動化させ、流動化した導電膜を固化することで形成する。 （もっと読む）