【課題】エッチング工程時に銅が露出して不純物が発生することを最小化できる薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】絶縁基板の上にゲート線１２４、ゲート絶縁膜１４０、第１非晶質シリコン膜１５４、第２非晶質シリコン膜１６４、第１金属膜１７４ａ、及び第２金属膜１７４ｂを順次形成する段階と、第２金属膜１７４ｂの上に第１部分と第１部分より厚さの厚い第２部分とを有する感光膜パターン５２を形成する段階と、感光膜パターン５２をマスクとして第２金属膜１７４ｂ及び第１金属膜１７４ａをエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、第２金属パターンにＳＦ_６気体またはＳＦ_６とＨｅの混合気体で前処理する段階とを含む。 （もっと読む）

【課題】従来の電極方法であるフォトリソグラフィ、マスクスパッタリングは、工程の簡略化、材料使用効率、コスト、多様な基板サイズに対応において解決するには困難な課題があり、インクジェット方式では高精細度なパターンが得られないという課題がある。
【解決手段】感光性塗布型電極材料を用いて、所望の電極パターンニングを行う。本発明による電極作成工程において、コストメリットがある拡散光を光源とするランプを用いて第１の露光と第１の露光よりも大きい露光量をもった第２の露光を施すことで、所望の電極パターンを得ることができる。拡散光を用いた２回露光プロセスによって、例えばＴＦＴ作成において従来の方法では解決できない材料使用効率、コスト、多様な基板サイズに対応という課題かつ、インクジェット方式では解決できない高精細パターニングを解決するものである。 （もっと読む）

【課題】オフ電流を抑制するとともにオン電流を確保することができる薄膜トランジスタを提供する。
【解決手段】基板１０と、基板の上方に形成されたゲート電極１１及びゲート絶縁膜１２と、ゲート絶縁膜を介して配置されたチャネル層１３と、チャネル層に接続されたバッファ層１４と、バッファ層に接続され、不純物が添加された第１コンタクト層１５ａ（１５ｂ）と、第１コンタクト層に接続され、第１コンタクト層よりも不純物濃度が高い第２コンタクト層１６ａ（１６ｂ）と、第２コンタクト層に接続されたソース電極１７Ｓ及びドレイン電極１７Ｄとを備える。ソース電極とドレイン電極との間におけるキャリアの移動経路は、チャネル層、バッファ層、第１コンタクト層及び第２コンタクト層を経由してキャリアが移動する第１経路と、チャネル層及び第２コンタクト層を経由してキャリアが移動する第２経路とを含む。 （もっと読む）

【課題】柱状結晶構造を有する金属を用いた場合でも、簡便な方法で、再現性良く階段構造状のテーパーを有する電極を形成する。
【解決手段】真空状態を保ったままの状態において、同一種類の金属を用いて、スパッタリング法で少なくとも２層の金属膜を成膜する成膜工程と、該成膜工程によって成膜された複数の金属膜にエッチング処理を施すことにより、階段構造状のテーパー形状を端部に有する、ゲート電極、ソース電極およびドレイン電極のうちの少なくとも１つを形成するエッチング工程とによって薄膜トランジスタを製造する。 （もっと読む）

【課題】プロセス負荷を軽減するとともに、ＥＯＴを十分に低減するための絶縁膜の薄膜化と、バンドエッジ近傍の仕事関数を有するゲート構造とを実現した半導体装置を提供する。
【解決手段】基板１０１の異なる領域に形成されたｐ型トランジスタ１００ａ及びｎ型トランジスタ１００ｂを備える半導体装置１００であって、ｐ型トランジスタ１００ａは、基板１０１上方に形成された、第１高誘電率材料からなる第１高誘電率膜１０６ａと、第１高誘電率膜１０６ａ上方に形成された、全体が金属によりシリサイド化された第１フルシリサイド電極１０７ａとを備え、ｎ型トランジスタ１００ｂは、基板１０１上方に形成された、第２高誘電率材料が添加された第１高誘電率材料からなる第２高誘電率膜１０６ｂと、第２高誘電率膜１０６ｂ上方に形成された、全体が金属によりシリサイド化された第２フルシリサイド電極１０７ｂとを備える。 （もっと読む）

【課題】ウェットエッチング性が良好な表示装置用配線膜を提供する。
【解決手段】希土類金属元素、Ｚｎ、Ｍｇ、およびＣａよりなる群から選択される少なくとも一種の元素を５原子％以上５０原子％以下の範囲で含むＭｏ合金と、純ＣｕまたはＣｕ合金との積層構造を有する表示装置用配線膜である。 （もっと読む）

【課題】ソース電極及びドレイン電極と有機半導体材料層との間の接触抵抗を低下させることができ、これを簡便な製造プロセスで実現できる半導体装置、光学装置及びセンサ装置を提供すること。
【解決手段】ソース電極５と、ドレイン電極６と、少なくともこれらの電極間に設けられた有機半導体材料層７とを有し、有機半導体材料層７を介してソース電極５とドレイン電極６との間で電荷を移動させるように構成された有機電界効果トランジスタにおいて、ソース電極５及びドレイン電極６が、導電性高分子材料と電荷移動錯体との混合物からなる、有機電界効果トランジスタ１ａ。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１の主面にゲート絶縁膜用のＨｆ含有膜４、Ａｌ含有膜５及びマスク層６を形成してから、ｎチャネル型ＭＩＳＦＥＴ形成予定領域であるｎＭＩＳ形成領域１Ａのマスク層６とＡｌ含有膜５を選択的に除去する。それから、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４上とｐチャネル型ＭＩＳＦＥＴ形成予定領域であるｐＭＩＳ形成領域１Ｂのマスク層６上に希土類含有膜７を形成し、熱処理を行って、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４を希土類含有膜７と反応させ、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４をＡｌ含有膜５と反応させる。その後、未反応の希土類含有膜７とマスク層６を除去してから、メタルゲート電極を形成する。マスク層６は、窒化チタン又は窒化タンタルからなる窒化金属膜６ａと、その上のチタン又はタンタルからなる金属膜６ｂとの積層構造を有する。 （もっと読む）

【課題】オーミックコンタクト層の膜厚やドライエッチング時のエッチングレートに依存せず所望のエッチングが可能となる薄膜トランジスタの製造方法を提供する。
【解決手段】絶縁性基板上に、ゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。 （もっと読む）

【課題】極めて薄い金属膜からなるエミッタおよびゲートフィンガー電極を有する圧接型ＩＧＢＴにおけるエッチングにおいて、エッチング厚さの厳密な制御を必要とすることなく、所望の厚さを有するエミッタおよびゲートフィンガー電極を形成することができる半導体装置の製造方法を提供する。
【解決手段】圧接型半導体に用いる半導体装置の製造方法であって、Ｓｉ基板上に第１Ａｌ層を形成する工程と、所望のエミッタ電極およびゲートフィンガー電極形状となるよう第１Ａｌ層の一部をエッチングする工程と、第１Ａｌ層上にＡｌ以外の金属からなる下地層を形成する工程と、下地層上に第２Ａｌ層を形成する工程と、第２Ａｌ層のうちエミッタ電極に相当する部分にレジストを塗布する工程と、レジストを塗布した部分以外の第２Ａｌ層をエッチングする工程と、レジストを塗布した部分以外の下地層をエッチングする工程と、レジストを除去する工程とを有する。 （もっと読む）

【課題】従来の、真空装置を用いた形成方法に比べて簡便かつ安価に形成され、しかもインクジェット印刷方法によって形成されるもの比べて、断線等を生じることなしに、より細線化された金属配線を提供する。
【解決手段】Ａｇ粒子、またはＡｇを５０原子％以上含む合金粒子を含む分散液を塗布して塗膜を形成し、乾燥後にパターン形成したのち焼成して形成され、その縁部２における、基材の表面方向の、想定される外形線４からの凹入量の最大値と突出量の最大値との和が５０ｎｍ以下、前記縁部２における、基材３の表面方向の、想定される外形線４と直交し、かつ金属配線１の厚み方向の断面のうち、前記厚み方向の外形線の、前記基材３の表面と接する部分の、前記基材３の表面との交差角度が７０°以下で、かつ抵抗率が１４μΩ・ｃｍ以下である。 （もっと読む）

【課題】本発明は、特性の安定したトランジスタを得ることが可能で、かつ複数の縦型トランジスタ間の特性のばらつきを抑制可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体基板１１の表面１１ａが部分的にエッチングされて形成され、縦壁面となる第１及び第２の側面２６ａ，２６ｂを含む内面によって区画された第２の溝２６と、第２の溝２６の第１及び第２の側面２６ａ，２６ｂを覆うゲート絶縁膜３２と、ゲート絶縁膜３２上に形成され、上端面３７ａ，３８ａが半導体基板１１の表面１１ａより低い位置にある第１の導電膜３４、及び第１の導電膜３４に形成され、上端面３５ａが第１の導電膜３４の上端面３４ａより低い位置にある第２の導電膜３５よりなるゲート電極３３と、第２の溝２６内に、半導体基板１１の表面１１ａより低い位置に配置され、第２の導電膜３５の上端面３５ａを覆う第１の絶縁膜１７と、を有する。 （もっと読む）

【課題】電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）を提供する。
【解決手段】ＴＦＴ１０１は、基板１上にゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものであり、ソース電極６及びドレイン電極７は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、半導体膜４の表面のソース電極６及びドレイン電極７の間の領域８に、電気的に不活性な少なくとも１種のアルミニウム化合物９が形成されたものである。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置
を提供することを課題の一とする。また、同一基板上に複数種類の薄膜トランジスタの構
造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を
提供することを課題の一とする。
【解決手段】絶縁表面上に金属薄膜を成膜した後、酸化物半導体層を積層し、その後、加
熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。また、論理
回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジス
タを配置する。 （もっと読む）

【課題】ＴＦＴ特性が良好であり、しかも面内均一性等も良好な薄膜電界効果型トランジスタを低コストで提供すること。
【解決手段】基板上に、少なくともゲート電極、絶縁膜、活性層、ソース電極およびドレイン電極が形成され、活性層上にソース電極およびドレイン電極が設けられた薄膜電界効果型トランジスタの製造方法である。本発明の製造方法は、エッチング液として、りん酸、酢酸および硝酸を含む混酸水溶液を用いて、ソース電極およびドレイン電極を形成する工程を有する。この活性層は、Ｉｎ、ＧａおよびＺｎを含むアモルファス酸化物半導体で構成されるものであり、かつＺｎ濃度が２０％未満であり、Ｉｎ濃度が４０％以上であり、Ｇａ濃度が３７％以上である。 （もっと読む）

【課題】めっき反応速度を調整することでめっき未着を防ぐことが可能な貫通孔配線基板の製造方法を提供することである。
【解決手段】微小デバイスを構成する貫通孔配線基板の製造方法であって、基板４０の両表面を貫通する貫通孔４１を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。 （もっと読む）

【課題】オン抵抗が可及的に低い半導体装置、および前記半導体装置を高歩留まりで容易に得ることができる半導体装置の製造方法を提供する。
【解決手段】ＳｉＣ基板１１を薄板化した後、ＳｉＣ基板１１の厚み方向他方側の表面に、オーミック電極層１７などを介して、サポート基板１９を電気的および機械的に接合する。サポート基板１９には、ＳｉＣ基板１１よりも体積抵抗率が低い基板を用いる。このようにしてＳｉＣ基板１１とサポート基板１９とを接合した後で、ＳｉＣ基板１１の厚み方向一方側のＳＢＤ２上に外部出力電極１５などを形成して、半導体装置１を製造する。 （もっと読む）

【課題】側壁転写技術により倒れにくいマスクパターンを形成するＮＡＮＤフラッシュメモリ等の製造方法を提供する。
【解決手段】非晶質シリコン膜２１上に第１膜のシリコン酸化膜２２を形成し（ａ）、所定のラインアンドスペースのパターンに加工して中間パターン２３を形成する（ｂ）。中間パターン２３は、パターン部２３ａを有するとともに、パターン部２３ａの間に残存部２３ｂを残してた状態で形成される。中間パターン２３をスリミング処理し、非晶質シリコン膜２１上に芯材パターン２４を形成する（ｃ）。残存部２３ｂは除去される。芯材パターン２４上に第２膜のシリコン窒化膜を形成し、エッチバック処理で側壁パターンを形成し、芯材パターン２４を除去してマスクパターンを得る。マスクパターンは、段差のない非晶質シリコン膜２１上に形成されるので応力差に起因した倒れの発生を抑制できる。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）