【課題】 レジスト材料の利用効率を向上させて、作製コストの削減を目的としたレジス
トパターンの作製方法、レジストパターンの除去方法、半導体装置の作製方法を提供する
ことを課題とする。
【解決手段】 本発明は、減圧下で、被加工物上に、感光剤を含む組成物を吐出してレジ
ストパターンを形成するステップを有することを特徴とする。また、前記レジストパター
ンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパタ
ーンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レ
ジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上
の前記レジストパターンを除去するステップを有することを特徴とする。 （もっと読む）

【課題】第１導電型の第１の多結晶シリコン膜と第２導電型の第２の多結晶シリコン膜とを同時にエッチング加工する際の加工精度を向上するための製造方法の提供。
【解決手段】第１導電型の不純物を含む第１の多結晶シリコン膜１０３−１と、第２導電型の不純物を含む第２の多結晶シリコン膜１０３−２とを形成し、前記第１の多結晶シリコン膜をエッチングし、第１のパターンを形成するとともに、前記第２の多結晶シリコン膜をエッチングし、第２のパターンを形成するパターニング工程とを備える。パターニング工程は、第１のパターン及び第２のパターンのそれぞれの側面を露出させるようにエッチングを行う第１のエッチング工程と、露出した側面を酸化して側面に酸化膜を形成する酸化工程と、側面が酸化膜で保護された状態でエッチングを行い、第１の多結晶シリコン膜及び第２の多結晶シリコン膜のパターニングを完了させる第２のエッチング工程とを含む。 （もっと読む）

【課題】 酸化物半導体においてはイオン注入法による拡散層形成が難しいため、バルクシリコンＭＯＳトランジスタや多結晶シリコンＴＦＴのようなイオン注入法を用いた自己整合プロセスを組むことができない。本願では、リフトオフを用いる場合のような不都合の生じない自己整合プロセスを酸化物半導体において実現することを課題とする。
【解決手段】 裏面露光により製造される薄膜トランジスタ（ＴＦＴ）において、チャネル層として酸化物半導体を用い、基板上の電極をマスクとして、基板の裏面側から導電膜上のネガレジストを露光し、ネガレジストの露光部分を残し前記ネガレジストを除去し、露光部分をエッチングマスクとする導電膜のエッチングにより、電極を加工する。 （もっと読む）

【課題】
微細化したＭＯＳトランジスタを含む半導体装置において、リーク／ショートの可能性を抑制する。
【解決手段】
半導体装置の製造方法は、活性領域上に、ゲート絶縁膜とシリコン膜とを形成し、シリコン膜上方にゲート電極用レジストパターンを形成し、レジストパターンをマスクとして、シリコン膜を厚さの途中までエッチングしてレジストパターン下方に凸部を残し、レジストパターンを除去した後シリコン膜を覆うダミー膜を形成し、ダミー膜を異方性エッチングして、凸部の側壁にダミー膜を残存させつつ、平坦面上のダミー膜を除去し、ダミー膜をマスクとして、シリコン膜の残りの厚さをエッチングしてゲート電極を形成し、ゲート電極両側の半導体基板に、ソース／ドレイン領域を形成し、シリコン領域にシリサイドを形成する。 （もっと読む）

【課題】高誘電率膜のゲート絶縁膜を含むＭＩＳＦＥＴを有する半導体装置に関し、メタルゲート材料の仕事関数と半導体基板の仕事関数との間の関係によって閾値電圧を容易且つ浅い値に制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に酸化シリコンを主体とする第１の絶縁膜を形成し、第１の絶縁膜上に酸化ハフニウムを主体とする第２の絶縁膜を形成し、熱処理を行い第２の絶縁膜上にシリコンを析出させ、シリコン上にシリコンに対して酸化作用を有する第３の絶縁膜を形成し、第３の絶縁膜上に金属膜のゲート電極を形成し、熱処理を行い第３の絶縁膜の酸化作用によってシリコンを酸化させる。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：酸化ランタンまたは酸化ランタニド（例えば、Ｄｙ₂Ｏ₃、Ｐｒ₂Ｏ₃、Ｃｅ₂Ｏ₃）を含む層を準備する工程と；炭酸水である水溶液を供給することにより、酸化ランタンまたは酸化ランタニドを含む層を特定の領域で除去して、酸化ランタンまたは酸化ランタニドを含む層が上に蒸着された表面を露出させる工程とを備える方法が開示されている。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：ハフニウムおよび／またはジルコニウムを含む第１の酸化物材料を含む高誘電体層と；前記高誘電体層の上部に蒸着され、ランタン、ランタニド、および／または、アルミニウムを含む第２の酸化物材料を含むキャップ層と、を備えたスタックを準備する工程と；酸化剤を含む水溶液である液体Ａを前記半導体ウエハの表面に供給する工程ＳＡと；工程ＳＡの後に、６未満のｐＨ値の液体である液体Ｂを前記半導体ウエハの前記表面に供給する工程ＳＢと；工程ＳＢの後に、少なくとも１０ｐｐｍのフッ素濃度の酸性水溶液である液体Ｃを前記半導体ウエハの前記表面に供給する工程ＳＣとを備える方法が開示されている。 （もっと読む）

【課題】キャパシタの下部電極のダメージを抑制することができる半導体装置およびその製造方法を提供するものである。
【解決手段】本発明の半導体装置は、立設する複数の電極と、前記電極の立設を保持する第１の絶縁膜と、前記電極が貫通するように前記第１の絶縁膜に形成され、各々の前記電極の外周側面の少なくとも一部に接触する複数の孔部と、前記第１の絶縁膜に形成され、前記複数の孔部のうちその一部の孔部に連結する第１の開口と、前記第１の絶縁膜に形成され、前記複数の孔部のいずれの孔部に対してよりも前記溝部に近接する位置に配置すると共に前記複数の孔部のいずれにも連結しない第２の開口とを、備えたことを特徴とすることを特徴とする。 （もっと読む）

【課題】低コストかつ低抵抗の半導体装置およびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された半導体層と、前記半導体層上に形成され、該半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極と、を備える。また、基板上に半導体層を形成する半導体層形成工程と、前記半導体層上に、前記半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極を形成する電極形成工程と、を含む。 （もっと読む）

【課題】側壁転写加工技術を用いる場合に、転写用のマスクが非対称な形状となることに起因した不具合を極力防止する
【解決手段】半導体基板１上に、ゲート電極を形成するための膜を積層形成する。第１膜としてシリコン窒化膜８ａ、第２膜としてシリコン酸化膜９ａを積層形成する。シリコン酸化膜９ａを加工して芯材パターン９を形成する。ウェット処理によりシリコン窒化膜８ａを選択的エッチングして、所定深さまで除去すると共に、芯材パターン９の直下に括れ部８ｂを形成する。非晶質シリコン膜１１ａを形成し、エッチバックによりスペーサパターン１１を形成する。芯材パターン９をエッチングにより除去すると独立したスペーサパターン１１を得ることができ、これをマスクとしてシリコン窒化膜８ａをＲＩＥエッチング加工しマスクパターン８を形成する。イオンが斜入しても芯材パターン９の直下部分が偏ったエッチング状態とならない。 （もっと読む）

【課題】ゲート電極部と容量コンタクトプラグとのショートを防止する。
【解決手段】複数のゲート電極部１０と該ゲート電極部１０間を接続する配線部との上に、耐エッチング膜１７を備えたゲートハードマスク２０を形成後、前記配線部上の前記耐エッチング膜１７を除去する。これにより、ＣＭＰ処理を経てコンタクトプラグ２２を形成し、さらに、エッチングにより容量コンタクトホール２４を開口して容量コンタクトプラグ２５を形成した場合に、ゲート電極部１０と容量コンタクトプラグ２５とのショートを防止することができる。 （もっと読む）

【課題】メモリセルトランジスタのゲート電極ＭＧと選択ゲートトランジスタのゲート電極ＳＧとの微細パターン形成で、ゲート電極ＭＧ−ＳＧ間の配置間隔を狭くできるようにする。
【解決手段】シリコン基板１に、ゲート絶縁膜４を形成し、ゲート電極用の膜を積層する。シリコン窒化膜８を積層し、その上にシリコン酸化膜からなる芯材パターン９を形成する。ゲート電極ＳＧ−ＳＧ間は広い間隔に配置させる。非晶質シリコン膜１０を形成し、ＲＩＥ法でスペーサ１０ａを形成した後、芯材パターン９を除去する。ネガ型レジスト膜１１を塗布し、スペーサ１０ａの上部が露出する膜厚に加工する。所定波長の光で露光し、スペーサ１０ａの配置間隔が広いゲート電極ＳＧ部分にネガ型レジスト膜１１を残す。ＲＩＥ加工でゲート電極ＭＧを形成し、こののちフォトリソグラフィ処理でゲート電極ＳＧを形成する。 （もっと読む）

【課題】アスペクト比の高いサブミクロンサイズのエミッタ電極パタンを線幅制御性良く形成することを可能とするヘテロ接合バイポーラトランジスタの製造方法を提供すること。
【解決手段】エミッタコンタクト層６上にＴｉ層（図示せず）、エッチングストッパー用のＷ層７、Ａｕ層８、エッチングマスク用Ｗ層９、フォトレジストパタン１０を形成し、フォトレジストパタン１０をマスクとしてエッチングマスク用Ｗ層９を選択的に除去することによってＷパタン９とし、Ｗパタン９をマスクとして、Ａｕ層８を、酸素ガスを含有する混合ガスを用いる反応性イオンエッチング法により選択的に除去し、Ｗパタン９をマスクとして、エッチングストッパー用のＷ層７、Ｔｉ層を選択的に除去することを特徴とするヘテロ接合バイポーラトランジスタの製造方法を構成する。 （もっと読む）

【課題】ＭＩＰＳ構造を有する電界効果トランジスタにおいて、金属ゲート電極とポリシリコンゲート電極との接触抵抗を低減することにより、ＡＣ動作を向上させる。
【解決手段】半導体装置１は、半導体基板１０上に電界効果トランジスタを有する。電界効果トランジスタは、ゲート絶縁膜２５、２７とゲート電極６３、７１と、を備える。さらに、ゲート電極６３、７１は第１金属からなる第１電極層２２と、第２金属からなる第２電極層２６、３４と、シリコン層からなる第３電極層６２、７０と、を含む積層構造である。第２金属は、シリコン層の多数キャリアに対する第１電極層２２と第３電極層６２、７０とのバンド不連続を緩和する仕事関数を有する材料である。 （もっと読む）

【課題】難エッチング材料を不活性ガスによりエッチングする際に残渣なく加工する方法を提供する。
【解決手段】難エッチング性の金属薄膜２上に、断面形状がハンマーヘッド型となるようにレジスト４を形成した後に前記金属薄膜をドライエッチングし、その後前記レジストを除去する。前記ハンマーヘッド型の断面形状を有するレジストパターンは、現像液に対する溶解速度が異なる２種類のレジストを積層塗布して露光・現像することによって得る。 （もっと読む）

【課題】微細化に対応可能であり、不純物拡散領域上に形成したコンタクトプラグが近傍の導電材料とショートすることを防止する配線構造を有する半導体装置を提供する。
【解決手段】半導体基板内の不純物拡散領域２２上に選択エピタキシャル成長法により、第１の層１６ａを形成する工程と、第１の層１６ａ上に、選択エピタキシャル成長法により第２の層１８を形成する工程と、第２の層１８上に導電材料を充填することにより、コンタクトプラグ２１を形成する工程と、を有する。 （もっと読む）

【課題】低抵抗と高透過性を併せ持ち、さらに太陽光を効率よくキャリアの励起に利用できる、安価な材料を用いた光入射面側電極を備えた太陽電池、及びその製造方法を提供する。
【解決手段】本発明の太陽電池は、光電変換層と、光入射面側電極層と、対向電極層とを具備し、前記光入射面側電極層が前記層を貫通する複数の開口部を有し、かつその膜厚が１０ｎｍ以上２００ｎｍ以下の範囲にあり、前記開口部の１つあたりの面積が８０ｎｍ^２以上０．８μｍ^２以下の範囲にあり、開口部の開口率が１０％以上６６％以下の範囲にあり、光吸収層の少なくとも一部が、前記光入射面側電極層と前記光電変換層の接触面から１μｍ以内の距離に配置されていることを特徴とする。この電池の光入射面側電極層は、微粒子の単粒子層や、ブロックコポリマーの自己組織化によるドットパターンをマスクにエッチングしたり、スタンパーを利用して形成させることができる。 （もっと読む）

【課題】ゲート電極を形成するときのハードマスクを除去するときにゲート絶縁膜の側面がエッチングされることを抑制し、かつ、サイドウォールの上端がゲート電極の上面より上に位置することを抑制する。
【解決手段】ゲート絶縁膜１１０上に、ゲート電極１２６となる導電膜１２０を形成する。次いで、導電膜１２０上に、ハードマスクパターン７０を形成する。次いで、ハードマスクパターン７０をマスクとして導電膜１２０を選択的に除去することにより、ゲート電極１２６を形成する。次いで、ゲート電極１２６の側面に第１のサイドウォール１４０を形成する。次いで、ハードマスクパターン７０をウェットエッチングにより除去する。ハードマスクパターン７０を形成した後、第１のサイドウォール１４０を形成する前に、ハードマスクパターン７０の側面５２を、上に行くにつれてハードマスクパターン７０の幅が狭くなる方向に傾斜させる。 （もっと読む）

【課題】微細化したホール又はラインのパターンを、従来よりも容易に形成する製造方法を提供する。
【解決手段】被加工膜（２）上に第１のカーボン膜（３）と第１のＡＲＬ（４）を順次堆積し、第１のＡＲＬをパターニングする工程、第２のカーボン膜（６）と第２のＡＲＬ（７）を順次堆積し、第２のＡＲＬをパターニングする工程と、第２のＡＲＬをマスクとして第２のカーボン膜を除去する工程と、露出した第１のＡＲＬとをマスクとして、第１のカーボン膜を除去する工程と、残存している第１及び第２のカーボン膜をマスクとして被加工膜のエッチングを行う工程とを備えている。 （もっと読む）

【課題】 ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせし、寄生容量の発生を抑制する。
【解決手段】 透明ガラス基板３１０上に金属からなるゲート電極３２０を形成し、その上に、透明なゲート絶縁層３３０を形成し、更に、ソース・ドレイン電極３５０・３６０の元になるＩＴＯからなる導電層を形成し、その上面をネガ型レジスト層で覆う。ソース・ドレイン形成領域を含む所定領域が透光性を有するマスクを、基板の下面側に配置する。下方から光を照射し、マスクの遮光領域によって生じる影とゲート電極３２０によって生じる影とが、レジスト層の非露光領域となるような背面露光を行い、パターニングしてソース電極３５０およびドレイン電極３６０を形成する。その上に、ＩｎＧａＺｎＯ_４からなる酸化物半導体のチャネル層３４０を直接形成して、高濃度不純物拡散層を省略しつつ、良好なオーミック接触を得る。 （もっと読む）