【課題】リーク電流をより小さくし、かつ、電気的特性を改善したショットキーバリア型のＺｎO系半導体素子を提供する。
【解決手段】基板１上にｎ型ＺｎＯ系半導体層２、酸化アルミニウム膜３が順に形成されている。また、酸化アルミニウム膜３上には、金属電極４、パッド電極５が形成される。金属電極４は、Ｐｄ層４ａ上にＡｕ層４ｂが積層された多層膜構造を有している。金属電極４は、半透明電極として機能する。金属電極４上にはパッド電極５が形成されている。基板１の裏面には金属電極４に対向するように、裏面電極６が形成される。ｎ型ＺｎＯ系半導体層２とＰｄ層４ａでショットキーバリア構造を構成している。 （もっと読む）

【課題】配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にするアクティブマトリクス型表示装置及びその製造方法を提供する。
【解決手段】基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）前記（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、酸化シリコン膜上に、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体層を形成し、該非晶質酸化物半導体層上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体層の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層を形成する。 （もっと読む）

【課題】記憶内容に対する保持特性の改善を図ることが可能な半導体装置を提供する。また、半導体装置における消費電力の低減を図る。
【解決手段】チャネル形成領域に、トランジスタのオフ電流を十分に小さくすることができるワイドギャップ半導体材料（例えば、酸化物半導体材料）を用い、且つ、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能となる。また、ゲート電極用のトレンチを有することで、ソース電極とドレイン電極との距離を狭くしても該トレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。 （もっと読む）

【課題】デバイス利得、帯域幅、および動作周波数が増加するトランジスタを提供する。
【解決手段】第１のスペーサ層２８が、ゲート電極２４とドレイン電極２２との間、およびゲート電極２４とソース電極２０との間の活性領域の表面の少なくとも一部の上にある。ゲート電極２４は、ソース電極２０とドレイン電極２２に向かって延在する一般的にＴ字型の頂部３４を備える。フィールドプレート３２は、スペーサ層２８の上であって、ゲート頂部３４の少なくとも１つの区域のオーバーハングの下にある。第２のスペーサ層３０は、ゲート電極２４とドレイン電極２２との間、およびゲート電極２４とソース電極２０との間にある第１のスペーサ層２８の少なくとも一部の上と、フィールドプレート３２の少なくとも一部の上に形成される。少なくとも１つの導電性経路が、フィールドプレート３２をソース電極２０またはゲート電極２４に電気的に接続する。 （もっと読む）

【課題】 従来と同じチップ面積でありながら従来よりも素子抵抗が低く、順方向電流が大きくとれる窒化物半導体ダイオードを提供する。
【解決手段】 窒化物半導体上のショットキー電極形成領域において、ショットキー電極と窒化物半導体層の表面とが接する境界の長さの合計が、前記ショットキー電極形成領域の外周長よりも長くなるように形成する。また、１０倍長いことが望ましい。例えば、ショットキー電極を同心環状とすることで、上記課題を解決することができる。 （もっと読む）

【課題】低いオン抵抗を有するドリフト経路／ドリフト領域を有する、パワー半導体素子を提供する。
【解決手段】半導体基材内に第１の伝導型のドリフト領域２と、半導体基材内にドリフト領域２に隣接して配置され半導体材料からなるドリフト制御領域３と、ドリフト領域２とドリフト制御領域３の間に配置された蓄積誘電体４と、基材領域８と、基材領域８から分離され蓄積誘電体４に隣接するドレイン領域５と、基材領域８によりドリフト領域２から分離されるソース領域９と、ゲート誘電体１６により半導体基材から絶縁されソース領域９からドリフト領域２に到るまで基材領域８に隣接して伸びたゲート電極１５と、ドレイン領域５と接したドレイン電極１１と、ドレイン領域５と相補的にドープされた半導体領域２７とを含み、半導体領域２７はドレイン電極１１とドリフト領域２の間に配置されドレイン電極１１に隣接する。 （もっと読む）

【課題】ポリイミド膜に対して高い密着性を有するコバルト膜を成膜する方法を提供する。
【解決手段】成膜装置１００の処理容器１内で、処理容器１内にＣＯガスを導入しながら、ポリイミド膜８１が形成されたウエハＷを１１０℃以上４００℃以下の温度で加熱し、ポリイミド膜８１を熱処理する。熱処理によって、ポリイミド膜８１中の分子が熱分解し、膜密度が減少するとともに、表面粗度が大きくなる。その後、処理容器１内に成膜原料であるＣｏ_２（ＣＯ）_８を導入してＣＶＤ法によりポリイミド膜８１上にコバルト膜８３を堆積させる。 （もっと読む）

【課題】電気特性の変動が生じにくく、且つ電気特性の良好な半導体装置、およびその作製方法を提供することである。
【解決手段】基板上に下地絶縁膜を形成し、下地絶縁膜上に第１の酸化物半導体膜を形成し、第１の酸化物半導体膜を形成した後、第１の加熱処理を行って第２の酸化物半導体膜を形成した後、選択的にエッチングして、第３の酸化物半導体膜を形成し、第１の絶縁膜および第３の酸化物半導体膜上に絶縁膜を形成し、第３の酸化物半導体膜の表面が露出するように絶縁膜の表面を研磨して、少なくとも第３の酸化物半導体膜の側面に接するサイドウォール絶縁膜を形成した後、サイドウォール絶縁膜および第３の酸化物半導体膜上にソース電極およびドレイン電極を形成し、ゲート絶縁膜およびゲート電極を形成する。 （もっと読む）

【課題】コンタクトホールの形成領域が素子分離領域と重複しても、素子特性の劣化を抑制できるＳＯＩ基板とこのＳＯＩ基板を用いた半導体装置とを提供する。
【解決手段】半導体装置１は、半導体基材１１と埋め込み絶縁膜１２と半導体層１６とを有するＳＯＩ基板と、このＳＯＩ基板上に形成された半導体素子構造とを備える。埋め込み絶縁膜１２は、半導体基材１１から半導体層１６を電気的に絶縁分離する機能を有し、窒化膜１４を有する。 （もっと読む）

【課題】製造工程数を大幅に増加することなく高性能な薄膜トランジスタを備えた薄膜トランジスタ回路基板、及び、薄膜トランジスタ回路基板の製造方法を提供する。
【解決手段】 絶縁基板上に配置されたゲート電極と、前記ゲート電極の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたポリシリコンによって形成され、前記ゲート電極の直上に位置するチャネル領域、前記チャネル領域に隣接するとともに前記チャネル領域よりも高濃度の不純物を含む低濃度不純物領域、及び、前記低濃度不純物領域に隣接するとともに前記低濃度不純物領域よりも高濃度の不純物を含む高濃度不純物領域を含む半導体層と、前記チャネル領域及び前記低濃度不純物領域の上に配置され、前記チャネル領域の直上の膜厚が前記低濃度不純物領域の直上の膜厚よりも厚い保護膜と、前記高濃度不純物領域に電気的に接続された電極と、を備えたことを特徴とする薄膜トランジスタ回路基板。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】電流電圧特性を維持しつつ、アノード電極６の剥離に対する機械的強度を向上させる。
【解決手段】異種材料接合型ダイオードは、半導体基体１と、半導体基体１の上に形成された第１導電型のドリフト領域２と、ドリフト領域２の主表面に接合された、ドリフト領域２とは異なる種類の材料からなるアノード電極６と、半導体基体１に接続されたカソード電極７とを備える。ドリフト領域２とアノード電極６との接合によりダイオードが形成されている。アノード電極６の主表面のうち、ドリフト領域２に接している側の主表面に、嵌合構造（３、Ｇ１）が形成されている。 （もっと読む）

【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】ＦＥＴ１では、第１窒化物半導体層１０３の上に第２窒化物半導体層１０４が設けられ、少なくとも一部が第２窒化物半導体層１０４に接するようにソース電極１０６およびドレイン電極１０７が設けられている。第２窒化物半導体層１０４の上面においてソース電極１０６とドレイン電極１０７との間に位置するように凹部１１０ａが形成されており、ゲート電極１０８が凹部１１０ａの開口を覆うように凹部１１０ａの上方に設けられている。 （もっと読む）

【課題】低コストで高い信頼性を有する、半導体装置およびその製造方法を提供すること。
【解決手段】ｎ型半導体基板の一方の主面に、ｐ型ベース領域とｎ型エミッタ領域と所要の位置にゲート絶縁膜を介して載置されるゲート電極とからなるＭＯＳゲート構造と該ＭＯＳゲート構造を沿面方向に取り巻く耐圧構造部とを有し、他方の主面に１μｍ以下の浅い逆阻止接合を有するｐ型コレクタ層を備える半導体装置において、前記コレクタ層の他方の主面上に、バッファ絶縁層を介して被覆されるコレクタ電極が、前記バッファ絶縁層に設けられたコンタクトホールを通して前記コレクタ層と導電接触する半導体装置とする。 （もっと読む）

【課題】プロセス工程の数が従来のリフトオフ方法より少なく、基板との密着性が良好な薄膜パターンの形成が可能な微細加工方法を提供すること。基板との密着性に優れたパターニングされた被加工薄膜を有する微細加工構造を提供すること。移動度が優れた有機トランジスタの作成が可能な微細加工方法及び電子デバイスを提供すること。
【解決手段】基体１上にレジスト膜２を形成する工程、レジスト膜２をパターン露光する工程、現像を行うことなくレジスト膜２上に被加工薄膜４を形成する工程、レジスト膜２の非露光部２ｂとその上の被加工薄膜４とをリフトオフする工程、を順次行うことを特徴とする。パターン化された被加工薄膜４ａと基板１との間に、露光されたレジストパターン２ａが介在していることを特徴とする。 （もっと読む）

【課題】デュアルゲート型トランジスタのゲートと、ソースまたはドレインの間の寄生容量を低減する。
【解決手段】第１の導電層を覆って設けられた第１の絶縁層と、第１の絶縁層上に設けられた第１の半導体層と、第１の半導体層上に、第１の半導体層を露出させて離間して設けられた第２の半導体層と、第２の半導体層上に設けられた不純物半導体層と、不純物半導体層上に、少なくとも一部が接するように設けられた第２の導電層と、第２の導電層上に設けられた第２の絶縁層と、第１の半導体層、第２の半導体層、不純物半導体層、第２の導電層、及び第２の絶縁層を覆って設けられた第３の絶縁層と、少なくとも、第３の絶縁層上に設けられた第３の導電層と、を有し、第３の導電層は、第１の半導体層の第２の半導体層と重畳していない部分と重畳し、且つ第２の導電層の一部とも重畳している構造とする。 （もっと読む）

【課題】トレンチゲート型トランジスタの製造方法において、ゲート容量の低減、結晶欠陥の発生の抑止、及びゲート耐圧の向上を図る。
【解決手段】Ｎ−型半導体層１２の表面にトレンチ１４を形成し、該表面とトレンチ１４内に、熱酸化によりシリコン酸化膜１５Ａを形成し、これを覆うホトレジスト補強膜１６、及びホトレジスト補強膜１６を覆うホトレジスト層Ｒ２を形成する。そしてホトレジスト層Ｒ２及びホトレジスト補強膜１６をエッチバックしてトレンチ１４内にのみに残す。このホトレジスト層Ｒ２及びホトレジスト補強膜１６をマスクとして、トレンチ１４の側壁の上方のシリコン酸化膜１５Ａをエッチングして除去する。上記マスクを除去した後、熱酸化により、トレンチ１４の側壁の上方にシリコン酸化膜１５Ａより薄いシリコン酸化膜１５Ｂを形成する。その後、シリコン酸化膜１５Ａ，１５Ｂ上にゲート電極１８を形成する。 （もっと読む）

【課題】電流コラプスを抑制し、高出力動作可能な窒化物半導体装置を提供する。
【解決手段】ショットキ接触する電極（ゲート電極１６）１６とオーミック接触する電極（ソース電極１７ａ、ドレイン電極１７ｂ）との間のIII−Ｖ族窒化物半導体層１４表面に、ＥＣＲスパッタリング法により珪素膜１５を形成する。ショットキ接触する電極１６とIII−Ｖ族窒化物半導体層１４との間に、珪素膜１５を形成してもよい。 （もっと読む）

【課題】トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。
【解決手段】半導体層１に凹溝１１が形成され、その凹溝１１内にゲート酸化膜４が形成され、その凹溝１１内にポリシリコンなどからなるゲート電極５が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域１０を有している。そして、金属膜からなるゲート配線９とコンタクトするため、ゲート電極５と連続してゲートパッド部５ａが設けられるが、そのゲートパッド部５ａが凹溝１１と同時に設けられる凹部１２内に形成されている。 （もっと読む）