説明

Fターム[4M104EE02]の内容

半導体の電極 (138,591) | 絶縁膜(特徴のあるもの) (8,323) | 絶縁膜の適用位置 (3,412) | 電極下 (1,572)

Fターム[4M104EE02]の下位に属するFターム

Fターム[4M104EE02]に分類される特許

81 - 100 / 171


【課題】素子面積を増大させることなく、ゲート抵抗を低減した状態を維持しつつ、nFETとpFETのゲート電極間の相互拡散を抑制することを可能にする。
【解決手段】半導体基板11に素子分離領域15を間にしてnFETの第1トランジスタT1とpFETの第2トランジスタT2が形成され、素子分離領域15に溝部16を有し、第1トランジスタT1の第1ゲート電極22と第2トランジスタT2の第2ゲート電極32とは、半導体基板11上にゲート絶縁膜21,31を介して、および溝部16の内面に、第1,第2導電膜パターン42,43で連続した状態に形成され、第1,第2導電膜パターン42,43は、第1,第2ゲート電極22,32の部分の幅方向の断面積より溝部16内に形成された部分の幅方向の断面積が小さく形成され、第1,第2導電膜パターン42,43上に金属シリサイド層51が連続した状態に形成されている。 (もっと読む)


【課題】簡単化した集積機構を備えた二重仕事関数半導体デバイスおよびその製造方法を提供する。
【解決手段】二重仕事関数半導体デバイスは、第1実効仕事関数を有する第1ゲートスタック111を含む第1トランジスタと、第1実効仕事関数とは異なる第2実効仕事関数を有する第2ゲートスタック112を含む第2トランジスタとを備える。第1ゲートスタック111は、第1ゲート誘電体キャップ層104、ゲート誘電体ホスト層105、第1金属ゲート電極層106、バリア金属ゲート電極層107、第2ゲート誘電体キャップ層108、第2金属ゲート電極層109を含む。第2ゲートスタック112は、ゲート誘電体ホスト層105、第1金属ゲート電極層106、第2ゲート誘電体キャップ層108、第2金属ゲート電極層109を含む。第2金属ゲート電極層109は、第1金属ゲート電極層106と同じ金属組成からなる。 (もっと読む)


本発明の実施形態は、シリコン半導体デバイス、および太陽電池デバイスの前面に使用するための伝導性ペーストに関する。
(もっと読む)


【課題】金属ゲート電極を有する二重仕事関数半導体デバイスの製造方法を提供する。
【解決手段】該製造方法は、第1領域101及び第2領域102を有する基板100を設けること、第1領域に第1半導体トランジスタ107を作製すること、第2領域に第2半導体トランジスタ108を作製すること、第1サーマルバジェットを第1半導体トランジスタに備わる少なくとも第1ゲート誘電体キャッピング層114aに作用し、第2サーマルバジェットを第2半導体トランジスタに備わる少なくとも第2ゲート誘電体キャッピング層114bに作用すること、を備える。 (もっと読む)


【課題】純AlまたはAl合金のAl系合金配線と半導体層との間のバリアメタル層を省略することが可能なダイレクトコンタクト技術であって、幅広いプロセスマージンの範囲においてAl系合金配線を半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、純AlまたはAl合金のAl系合金膜とを備えた配線構造であって、前記半導体層と前記Al系合金膜との間に、基板側から順に、窒素、炭素、およびフッ素よりなる群から選択される少なくとも一種の元素を含有する(N、C、F)層と、AlおよびSiを含むAl−Si拡散層との積層構造を含んでおり、且つ、前記(N、C、F)層を構成する窒素、炭素、およびフッ素のいずれかの元素は、前記半導体層のSiと結合している。 (もっと読む)


【課題】密着性ガードリングを有する積層構造体及び半導体装置を提供する。
【解決手段】基板上において、エネルギーを付与することにより臨界表面張力が変化し、低表面エネルギー状態から高表面エネルギー状態へと変化する材料を含むものであって、エネルギーの付与により、高表面エネルギー領域と、低表面エネルギー領域とが形成されている濡れ性変化層と、濡れ性変化層の高表面エネルギー領域上に形成された導電層と、導電層を覆うように形成された絶縁層を有し、基板上に形成された濡れ性変化層において、導電層が複数形成される回路形成領域の周囲を囲むように、高表面エネルギー領域が形成され、高表面エネルギー領域上に絶縁層を形成することにより、濡れ性変化層と絶縁層との間に密着性ガードリング領域が形成されていることを特徴とする積層構造体を提供することにより上記課題を解決する。 (もっと読む)


【課題】GaN基板表面の窒素抜けを抑制し、耐圧の高い半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明の半導体装置の製造方法は、窒化ガリウムを含む半導体層を準備する工程と、半導体層の表面を水素ガスにより処理する表面処理工程と、表面処理工程後の上記表面を酸化する酸化工程とを備える。 (もっと読む)


【課題】半導体層と絶縁層との間の界面特性である半導体層のキャリヤ移動度の低下を防止した半導体装置とその製造方法を提供する。
【解決手段】活性多結晶シリコンからなる半導体層12と、酸化ケイ素からなる絶縁層6との間に窒化ケイ素からなる界面層5を設けている。窒化ケイ素中の窒素元素が活性多結晶シリコン膜からなる半導体層12中に拡散し、この活性多結晶シリコン膜中の格子歪みを補償し、半導体層12と絶縁層6との所望の界面特性を満たす。 (もっと読む)


【課題】GaN系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む3−5族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層であって前記チャネル層に対向する面の反対面に溝部を有する電子供給層と、前記電子供給層の前記溝部に形成されたp形半導体層と、前記p形半導体層と接して形成された、または、前記p形半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 (もっと読む)


【課題】GaN系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む3−5族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層と、前記電子供給層の前記チャネル層に対向する面の反対面に形成された、窒素を含む3−5族化合物の真性またはn形の半導体層と、前記半導体層と接して形成された、または、前記半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 (もっと読む)


【課題】電磁波検出素子の製造に際し、フォトダイオードなどの半導体層の下層に配置される層間絶縁膜の材料制約を緩和する。例えば、有機系材料からなる層間絶縁膜の配置を可能にする。
【解決手段】TFTアレイが形成された基板1の上に、TFTアレイを覆うように層間絶縁膜12を形成した後、PIN型のフォトダイオード層6の形成前に、フォトダイオード層6よりエッチング速度の遅いIZO膜14を形成し、フォトダイオード層6の一部を、IZO膜14が露出するまでドライエッチング処理により除去してパターニングした後、露出したIZO膜14をフォトリソグラフィー技術により除去してパターン化することにより下部電極14aを形成する。 (もっと読む)


【課題】アクティブマトリックス型表示装置の製造プロセスを短縮化し、投資効率、生産効率と生産歩留りを向上させ、かつ大幅なアクティブマトリックス素子の高性能化を実現する。
【解決手段】アクティブマトリックス型薄膜トランジスタ素子基板の製造工程において、ゲート電極をパターンニング後、ゲート絶縁膜を成膜する。
次に半導体層としてポリシリコン半導体層を成膜後アモルファスシリコン半導体層を真空をやぶらずに連続成膜する。その後nアモルファスシリコン半導体層を成膜してから、映像信号配線とドレイン電極を形成するための金属電極層を成膜する。その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と映像信号配線とドレイン電極の形成を1回のホトリソグラフィー工程で同時に形成する。 (もっと読む)


【課題】ゲート絶縁膜の信頼性の低下を抑制することが可能であるとともに、トレンチパターンの微細化に対応することが可能な半導体装置を提供する。
【解決手段】このMOSFET(半導体装置)は、P-型不純物領域2bを貫通する複数のトレンチ3と、トレンチ3の内面上にシリコン酸化膜(ゲート絶縁膜)4を介して形成されるゲート電極5とを備えている。ゲート電極5は、P-型不純物領域2bよりも上方に上面が位置するようにトレンチ3内に埋め込まれ、シリコン酸化膜4を挟んでP-型不純物領域2bと対向するポリシリコン層5aと、このポリシリコン層5aの上面上に形成され、ポリシリコン層5aよりも電気抵抗率が小さい低抵抗層5bとを含んでいる。また、P-型不純物領域2bの上方におけるシリコン酸化膜4と低抵抗層5bの側面との間には、SiN膜6が形成されている。 (もっと読む)


【課題】従来の素子作製に用いられてきたスパッタリング法やメッキ法などに起因した諸問題を解決し、ナノスケールの極微小化した素子作製の基本となる、新規な金属含有構造体の形成方法、さらには、この形成方法を発展させた新規な金属含有積層体の形成方法を提供する。
【解決手段】(R−C≡C−Mm、又は((R−C≡C2−M’2+)n、(ここで、M=Cu、AgまたはAu、M’=Fe,CoまたはNi、m及びnは整数、Rはメチル(−CH3)基や3級ブチル(−C(CH33)基などの炭化水素基)の形を持つ有機金属アセチリドクラスター化合物を準備し、前記有機金属アセチリドクラスター化合物に対して光照射を行い、前記有機金属アセチリドクラスター化合物を光励起して、エチニルアニオンと金属カチオンとを生成するとともに、前記エチニルアニオンと前記金属カチオンとの間における電荷移動を通じて中性化を生ぜしめ、金属原子クラスターを生成する。 (もっと読む)


【課題】CMOSを製造するにおいて、1つまたは2つの誘電体を有するデュアル金属ゲートを形成する場合の、本質的な製造プロセスの複雑さや費用が増加しない、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法を提供する。
【解決手段】1つの金属電極から開始するデュアル仕事関数デバイスの簡単な製造方法およびそのデバイスを開示する。シングル金属シングル誘電体(SMSD)CMOS集積スキームが開示される。ゲート誘電体層1と誘電体キャップ層2および誘電体キャップ層2’’とを含む1つの誘電体スタックと、誘電体スタックを覆う1つの金属層とが、最初に形成され、金属−誘電体界面を形成する。誘電体スタックと金属層を形成した後、誘電体キャップ層2’’の、金属−誘電体界面に隣接する少なくとも一部が、仕事関数変調元素6を加えることにより選択的に変調される。 (もっと読む)


【課題】IGBTセル領域とダイオードセル領域のいずれにおいても、主面側のメッキ電極層もしくは下地金属層に穴欠陥が発生し難く、十分な密着強度と電気特性を確保することのできる半導体装置を提供する。
【解決手段】 縦型のIGBT100iとダイオード100dとが同じ半導体基板10に形成されてなり、半導体基板10の主面側において、IGBT100iのエミッタ領域およびダイオード100dのアノード領域に共通接続する下地金属層18が形成され、該下地金属層18上にメッキ電極層25が形成されてなる半導体装置であって、ダイオードセル領域における主面側の半導体基板10上に、酸化膜からなる所定の凸状パターン17aが形成され、該凸状パターン17a上に下地金属層18が積層されてなる半導体装置100とする。 (もっと読む)


【課題】フェルミレベルのピンニングの効果が、ポリシリコン(Poly−Si)/金属酸化物の界面で高い閾値電圧を招かないMOSFET(金属酸化物半導体電界効果トランジスタ)を含む半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイスは、第1MOSFETトランジスタを含む。トランジスタは、基板、基板上の第1high−k誘電体層1、第1high−k誘電体層1上の第1誘電体キャップ層2、および第1誘電体キャップ層2上の、第1ドーピングレベルで第1導電型の半導体材料3からなる第1ゲート電極とを含む。第1誘電体キャップ層2は、スカンジウムを含む。 (もっと読む)


複数の母線を有するシリコン半導体デバイス、および太陽電池デバイスの前面に使用するための伝導性銀ペーストが本明細書に記載されている。
(もっと読む)


【課題】ショットキー障壁高さを制御したダイヤモンド半導体素子を提供する。
【解決手段】ショットキー電極をカソードとし、オーミック電極をアノードとし、ショットキー電極、ダイヤモンドpドリフト層、ダイヤモンドpオーミック層、オーミック電極からなる構造の高出力ダイヤモンド半導体素子において、ショットキー電極とダイヤモンドpドリフト層の接合面の間に、中間層として誘電体層を形成したダイヤモンド半導体素子 (もっと読む)


【課題】フィールドプレート構造により逆方向耐電圧の向上したショットキーバリアダイオードを提供する。
【解決手段】このショットキーバリアダイオード1は、GaN自立基板2の表面2a上に形成された、GaNエピタキシャル層3を備える。また、GaNエピタキシャル層3の表面3a上に形成され、開口部が形成されている絶縁層4を備える。絶縁層4中の水素濃度は、3.8×1022cm-3未満である。また、電極5を備える。電極5は、開口部の内部に、GaNエピタキシャル層3に接触するように形成されたショットキー電極と、ショットキー電極に接続するとともに、絶縁層4に重なるように形成された、フィールドプレート電極とによって、構成されている。 (もっと読む)


81 - 100 / 171