半導体材料（１）上に少なくとも１つの導体を形成する方法は、（Ｅ１）−シルクスクリーン印刷によって第１の高温ペーストを堆積させるステップと、（Ｅ２）−前のステップの間に堆積された第１の高温ペーストに少なくとも部分的に重ねて、シルクスクリーン印刷によって、低温ペーストを堆積させるステップとを有する。 （もっと読む）

【課題】ゲート電極とプラグとの接続信頼性を向上することができる技術を提供する。
【解決手段】本発明では、ＭＩＳＦＥＴのゲート電極Ｇ１を金属膜ＭＦ２とポリシリコン膜ＰＦ１の積層膜から構成するＭＩＰＳ電極を前提とする。そして、このＭＩＰＳ電極から構成されるゲート電極Ｇ１のゲート長に比べて、ゲートコンタクトホールＧＣＮＴ１の開口径を大きく形成する第１特徴点と、ゲート電極Ｇ１を構成する金属膜ＭＦ２の側面に凹部ＣＰ１を形成する第２特徴点により、さらなるゲート抵抗（寄生抵抗）の低減と、ゲート電極Ｇ１とゲートプラグＧＰＬＧ１との接続信頼性を向上することができる。 （もっと読む）

【課題】ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとで異なる閾値電圧制御用金属が高誘電率ゲート絶縁膜に添加されたトランジスタ構造において、トランジスタ特性の変動を防止できるようにする。
【解決手段】第１の活性領域１ａ上から素子分離領域２上を経て第２の活性領域１ｂ上まで、ゲート絶縁膜となる高誘電率膜６が形成されている。第１の活性領域１ａに隣接する部分の素子分離領域２の上部には第１の切り欠き部２ａが形成されている。第２の活性領域１ｂに隣接する部分の素子分離領域２の上部には第２の切り欠き部２ｂが形成されている。第２の切り欠き部２ｂは第１の切り欠き部２ａよりも浅く形成されている。 （もっと読む）

【課題】信頼性の高い半導体装置を高い製造歩留まりで提供し得る半導体装置の製造方法を提供することにある。
【解決手段】側壁にサイドウォール絶縁膜が形成されたゲート配線２０を形成する工程と、第１の応力膜３８を形成する工程と、第１の応力膜上にエッチングストッパ膜４０を形成する工程と、エッチングストッパ膜をエッチングし、第１の応力膜のうちのサイドウォール絶縁膜を覆う部分上にエッチングストッパ膜を選択的に残存させる工程と、第２の領域４を露出する第１のマスクを用いて第２の領域内の第１の応力膜をエッチングする工程と、第２の応力膜４２を形成する工程と、第１の領域２を露出する第２のマスクを用いて第１の領域内の第２の応力膜をエッチングする工程と、第１の領域と第２の領域との境界部におけるゲート配線に達するコンタクトホール４６ａを形成する工程とを有している。 （もっと読む）

ここで開示されているのは、銅、ニッケル、鉄、コバルト、チタン、鉛、アルミニウム、スズおよびこれらの金属の１つを主成分として含む合金からなる群から選択される導電性構成成分を含む導電層と、酸化ホウ素を含む酸化保護層とを含む電極であって、前記酸化保護層が導電層の上面を被覆するかまたは導電層の上面および側面の両方を被覆するかまたは導電層が形成されている全ての場所を被覆する電極であって；導電層および酸化保護層を同時に空気焼成することによって形成される電極である。 （もっと読む）

【課題】シリサイド領域と非シリサイド領域が混在する半導体装置において、シリサイド領域の狭ゲート電極間にシリサイドプロテクション膜残りによるシリサイド形成不良を防止し、非シリサイド領域において確実にシリサイド化反応を防止する製造方法を提供する。
【解決手段】同一の半導体基板のシリサイド領域Ａと非シリサイド領域Ｂを備える半導体装置の製造方法は、半導体基板１０１上の全面にゲート電極１０３を覆うように堆積した第１のシリコン酸化膜１０４をエッチングして、ゲート電極１０３の側面に断面Ｉ字状のオフセットサイドウォール１０４ａをシリサイド領域Ａに形成し、シリサイドプロテクション膜１０４ｂを非シリサイド領域Ｂに形成する。続いて、内側サイドウォール１０６、外側サイドウォール１０７、及び不純物拡散層１０８を形成した後、シリサイド領域Ａのゲート電極１０３及び不純物拡散層１０８上に金属シリサイド層１１０を形成する。 （もっと読む）

【課題】より高い耐熱性を有するシリサイド層を備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００の製造方法は、半導体基板２上にゲート絶縁膜４を介してゲート電極５を形成する工程と、半導体基板２上のゲート電極５の両側に、Ｇｅ含有領域８を形成する工程と、半導体基板２およびＧｅ含有領域８のゲート電極５の両側の領域中に、ソース・ドレイン領域９を形成する工程と、Ｇｅ含有領域８上に、濃度５原子％以上のＰｄを含む金属シリサイドからなるシリサイド層１１を形成する工程と、シリサイド層１１を形成した後、半導体基板２に６５０〜７５０℃の熱処理を施す工程と、を含む。 （もっと読む）

【課題】ゲート電極周辺の寄生容量を低減させることのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する。ゲート絶縁膜上に、その上部に絶縁膜を有するゲート電極を形成する。ゲート電極を形成した後、半導体基板とゲート電極を覆う第１シリコン酸化膜を形成する。第１シリコン酸化膜を形成した後、第１シリコン酸化膜を覆う第１シリコン窒化膜を形成する。第１シリコン窒化膜を形成した後、第１シリコン窒化膜を覆う第２シリコン酸化膜を形成する。第２シリコン酸化膜を形成した後、第２シリコン酸化膜をエッチングして、第２シリコン酸化膜をゲート電極の側壁部に残す。第２シリコン酸化膜をゲート電極の側壁部に残す工程の後、半導体基板に不純物拡散層を形成する。不純物拡散層を形成した後、第２シリコン酸化膜を除去する。第２シリコン酸化膜を除去した後、半導体基板を覆う第２シリコン窒化膜を形成する。 （もっと読む）

【課題】フィンの下部に適切に不純物が導入された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置としてのＦｉｎＦＥＴ１は、基体としての半導体基板１０と、半導体基板１０上に形成された複数のフィン２０とを有し、複数のフィン２０は、第１の間隔と第１の間隔よりも間隔が狭い第２の間隔とを繰り返して形成され、第１の間隔を形成する側に面した第１の側面２２１の下部の不純物濃度が、第２の間隔を形成する側に面した第２の側面２２２の下部の不純物濃度よりも高い半導体領域を有する。 （もっと読む）

【課題】低オン抵抗且つ高アバランシェ耐量の半導体装置を提供する。
【解決手段】本発明の半導体装置は、第２導電型の第１のソースコンタクト領域２１と第１導電型のバックゲートコンタクト領域２２とを有する第１のソース部Ｓ１と、第２導電型の第２のソースコンタクト領域２４を有する第２のソース部Ｓ２と、第２導電型のドレインコンタクト領域１５と、第１のソースコンタクト領域２１側に形成された第２導電型の第１のドリフト領域１６と、第２のソースコンタクト領域２４側に形成された第２導電型の第２のドリフト領域１７とを有するドレイン部Ｄと、を備え、第２のドリフト領域１７の方が第１のドリフト領域１６よりもチャネル長方向の長さが長い。 （もっと読む）

【課題】プログラム後の誤読み出しを抑制でき、高い信頼性を備える半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１上のチャンネル領域に形成されたゲート酸化膜３と、前記ゲート酸化膜３上に形成されたゲート電極４と、前記チャンネル領域の少なくとも一部に形成されたシリサイド層２と、を有し、前記シリサイド層２は、前記チャンネル領域のうち前記ゲート電極４の全体を除く領域の少なくとも一部を被覆する。 （もっと読む）

【課題】ゲート電極に対する不純物の突き抜けを抑止する。
【課題を解決するための手段】半導体装置の製造方法は、基板上方に成膜した多結晶シリコンをエッチングして基板の第１領域上方に第１ゲート電極を形成し、基板の第２領域上方に第２ゲート電極を形成し、第１領域及び第１ゲート電極を覆う第１パターンを形成し、第２ゲート電極及び第１パターンをマスクにして第２領域に第１不純物を第１ドーズ量で注入して第２領域に第１エクステンション領域を形成し、第１ゲート電極、第１領域及び第２ゲート電極の上面を露出させた第２パターンを形成し、第１エクステンション領域を覆い、第１ゲート電極、第２ゲート電極及び第２パターンをマスクにして第１領域に第２不純物を第１ドーズ量よりも多いドーズ量で注入して第１領域に第２エクステンション領域を形成するとともに、第１ゲート電極及び第２ゲート電極の少なくとも上部をアモルファス化する。 （もっと読む）

【課題】駆動電力の高いフィン型のトランジスタを提供する。
【解決手段】所定の間隔で配置され、それぞれの中央部がチャネル領域、その両側部がソース／ドレイン領域となるフィン状の第１の半導体１１層及び第２の半導体層１１と、第１の半導体層１１及び第２の半導体層１１それぞれのチャネル領域の両側面にゲート絶縁膜１２を介して形成されたゲート電極１３と、第１の半導体層１１のソース／ドレイン領域と第２の半導体層１１のソース／ドレイン領域との間の溝を埋め込むように形成された絶縁膜１９と、第１の半導体層１１のソース／ドレイン領域及び第２の半導体層１１のソース／ドレイン領域の絶縁膜１９で覆われていない側面にそれぞれ形成されたシリサイド１６とを備える。 （もっと読む）

【課題】 ゲートとドレインの間で生じる電界集中を緩和する半導体装置を提供する。
【解決手段】本発明によれば，半導体基板上にゲート絶縁膜を介して形成された第１のゲート電極と、前記半導体基板上に前記ゲート絶縁膜を介して形成され、かつ、第１のゲート電極の側面に絶縁性のスペーサを介して配置された第２のゲート電極と、第１及び第２のゲート電極を挟むように前記半導体基板上に形成されたソース領域及びドレイン領域と、第１のゲート電極下方における前記半導体基板の一部の領域を挟むように形成され、第２のゲート電極及び前記ソース領域及びドレイン領域と重なるように形成された電界緩和領域と、を備える半導体装置が提供される。 （もっと読む）

【課題】幅の狭いポリサイドゲートにおけるシリサイドの抵抗が改善されたゲート電極構造の製造方法を提供する。
【解決手段】リセスが形成されたシリコン酸化膜からなる厚い内部スペーサ、およびシリコン窒化膜からなる厚い外部スペーサを有する多結晶シリコンゲートを形成する。多結晶シリコン上にチタンをデポジションし、アニールによりチタンシリサイド層２６０を形成する。チタンシリサイド層は多結晶シリコンより幅広く形成され、シリコン酸化膜からなる厚い内部スペーサによって制約を受けず、応力を受けない。 （もっと読む）

【課題】高誘電体ゲート絶縁膜／メタルゲート電極のＭＯＳトランジスタ構造において、メタルゲート電極側壁の酸化層を抑制し、トランジスタ駆動能力を改善する。
【解決手段】基板１０１上に、金属含有膜１１０を形成する工程（ａ）と、反応室内において金属含有膜にアンモニアラジカルを曝露する工程（ｂ）と、反応室内に不活性ガスを供給し、工程（ｂ）において生じたガスを排気する工程（ｃ）と、工程（ｂ）及び工程（ｃ）を所定の回数繰り返した後に、大気曝露することなく、反応室内において金属含有膜１１０を覆うシリコン窒化膜１００ａを形成する工程（ｄ）とを備える。 （もっと読む）

【課題】第１導電型の第１の多結晶シリコン膜と第２導電型の第２の多結晶シリコン膜とを同時にエッチング加工する際の加工精度を向上するための製造方法の提供。
【解決手段】第１導電型の不純物を含む第１の多結晶シリコン膜１０３−１と、第２導電型の不純物を含む第２の多結晶シリコン膜１０３−２とを形成し、前記第１の多結晶シリコン膜をエッチングし、第１のパターンを形成するとともに、前記第２の多結晶シリコン膜をエッチングし、第２のパターンを形成するパターニング工程とを備える。パターニング工程は、第１のパターン及び第２のパターンのそれぞれの側面を露出させるようにエッチングを行う第１のエッチング工程と、露出した側面を酸化して側面に酸化膜を形成する酸化工程と、側面が酸化膜で保護された状態でエッチングを行い、第１の多結晶シリコン膜及び第２の多結晶シリコン膜のパターニングを完了させる第２のエッチング工程とを含む。 （もっと読む）

【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Ｓｉ酸化物を含む絶縁膜１にＣｕの配線が設けられている半導体装置であって、絶縁膜１に設けられた溝状の開口部１ａの内面に形成されたバリア膜４と、開口部１ａ内であってバリア膜４上に形成されたＣｕからなる配線本体２と、を備え、バリア膜４が、バリア膜４が、少なくとも絶縁膜１上に形成されたＢａ酸化物及びＳｒ酸化物の少なくとも一方を含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と絶縁膜１との界面にＢａＳｉ酸化物及びＳｒＳｉ酸化物の少なくとも一方が偏析している。 （もっと読む）

【課題】素子の特性や信頼性を向上させることが可能な半導体装置およびその製造方法を提供する。
【解決手段】Ｈｆを含む高誘電率ゲート絶縁膜３上にゲート電極１３、１４を有する相補型電界効果型トランジスタにおいて、ゲート電極１３、１４の少なくともゲート絶縁膜３に接する部分は、Ｎｉ組成が４０％を超えない結晶化したＮｉシリサイドを主成分とし、ｐチャネル上のゲート電極１４に含まれるＮｉシリサイドとゲート絶縁膜３との界面にＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌの中の少なくともひとつの元素を含み、且つ、ｎチャネル上のゲート電極１３に含まれるＮｉシリサイドとゲート絶縁膜３との界面にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉの中の少なくともひとつの元素を含む半導体装置を提供する。 （もっと読む）

半導体装置が半導体基板上のゲートを含む。ゲートの１つの側壁が少なくとも１つの突出部を含んでいてもよく、ゲートの反対側壁が少なくとも１つの凹部を含んでいてもよい。接触部が、ゲート上に配置された絶縁層を通して形成されている。接触部は、ゲートの少なくとも１つの突出部に少なくとも部分的に重なっている。金属層が絶縁層上に配置されている。金属層は、ゲートの第１の側に移動した第１の構造を含む。接触部が絶縁層を通して第１の構造をゲートに電気的に連結するように、第１の構造は接触部に少なくとも部分的に重なっている。 （もっと読む）