【課題】 フレキシブルで、軽く、安定で高導電性の導電材料およびこれを用いた電気素
子を提供する。
【解決手段】
本発明の導電材料は、少なくとも一つの次元方向が２００ｎｍ以下であり、かつ炭素原
子の一部が少なくとも窒素原子に置換された単層グラフェン及び多層グラフェンの少なく
とも１種よりなるカーボン材料と、金属の粒子及び線材の少なくとも１種よりなる金属材
料とが、混合及び／又は積層されてなることを特徴とする。 （もっと読む）

【課題】チャネル領域を挟むソース／ドレイン領域にｅＳｉＧｅ層などを埋め込んだ構造において、接合リークの低減をはかる。
【解決手段】ソース／ドレイン領域に半導体エピタキシャル層を埋め込んだ半導体装置であって、半導体基板１００の主表面に形成され、素子分離領域１０２で囲まれた素子形成領域上にゲート絶縁膜１０３を介して形成されたゲート電極１０４と、ゲート電極１０４下のチャネル領域を挟むソース／ドレイン領域に形成され、基板１００とは異なる材料からなる第１の半導体膜１１１，１１３でそれよりもシリサイド化反応の高い第２の半導体膜１１２を挟んだ３層構造を有する半導体エピタキシャル層１１０と、ゲート電極１０４及びエピタキシャル１１０層上に形成され、且つ基板１００とエピタキシャル層１１０との界面に沿って半導体膜１１２に延伸して形成されたシリサイド層１２６とを備えた。 （もっと読む）

【課題】電界緩和層領域におけるゲート電界の影響を抑制しながら、ゲート容量を小さくすることが可能な半導体装置を提供する。
【解決手段】この半導体装置１００は、互いに所定の間隔を隔てて形成されたソース領域７およびドレイン領域９と、チャネル領域５ａを含むボディ領域５と、電界緩和層３と、ボディ領域５と電界緩和層３との表面上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３の表面上に形成され、不純物領域１４と、不純物領域１４よりも低い不純物濃度を有する空乏層形成領域１５とが形成されたポリシリコン層３２からなるゲート電極１６とを備えている。そして、空乏層形成領域１５は、ゲート電極１６のドレイン領域９側の端部１６ａから中央部の近傍の領域に渡って形成されている。 （もっと読む）

【課題】金属酸化物膜或いは金属珪酸化物膜をゲート絶縁膜に用いた半導体装置の性能を向上させる。
【解決手段】金属酸化物膜３をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板１と金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜６が形成され、金属、シリコン及び酸素を含む絶縁膜にフッ素又は窒素の少なくとも一方が含まれている。 （もっと読む）

【課題】 パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供する。
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０に設けられた、ゲート絶縁層１０４、１２４及びゲート電極１０６、１２６を有するトランジスタ１００、１２０と、
前記トランジスタ１００、１２０の上方に設けられた層間絶縁層４０と、
前記層間絶縁層４０の上方に設けられ、前記ゲート電極１０６、１２６の少なくとも一部と上方から見て重なる電極パッド４２と、を含み、
前記トランジスタ１００、１２０は、前記ゲート電極１０６、１２６端の下方に、前記ゲート絶縁層１０４、１２４の膜厚と比して厚い絶縁層１０２、１２２が設けられている高耐圧トランジスタである。 （もっと読む）

【課題】 ＬＤＭＯＳトランジスタを高耐圧にするとともに、オン抵抗を低減させる。
【解決手段】 半導体装置１００は、Ｐ型シリコン基板１０２と、Ｐ型シリコン基板１０２上に形成されたゲート電極１２０と、ゲート電極１２０の横方向に形成されたドレイン（第二Ｎ型拡散領域１０９）と、ドレイン（第二Ｎ型拡散領域１０９）上に形成されたドレイン電極１３０と、ゲート電極１２０とドレイン電極１３０との間に設けられ、ゲート絶縁膜１１２よりも膜厚の厚い絶縁膜（フィールド酸化膜１０６）と、前記絶縁膜上において、ドレイン電極１３０に沿って形成された電界制御電極１１８と、により構成されたＬＤＭＯＳトランジスタを含む。 （もっと読む）