【課題】ゲートピッチが小さい領域において、ゲート電極間のソース・ドレイン電極に結晶欠陥の発生無しに電気的コンタクトを取ることができる半導体装置を提供する。
【解決手段】本願発明は、ゲート電極間に設けられるコンタクトプラグを含む半導体装置であって、前記ゲート電極下のチャネル領域を含み、かつチャネル長方向に平行な断面において前記コンタクトプラグを設けずに前記断面から垂直方向に外れて延設されたソース・ドレイン領域に、前記コンタクトプラグを設ける。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する発光装置、及び該発光装置を量産高く作製する方法を提案することを課題とする。
【解決手段】チャネルストップ型の逆スタガ型薄膜トランジスタを有する発光装置において、該チャネルストップ型の逆スタガ型薄膜トランジスタは、ゲート電極と、ゲート電極上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜と、微結晶半導体膜上にバッファ層と、バッファ層上において微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層と、チャネル保護層及びバッファ層上にソース領域及びドレイン領域と、ソース領域及びドレイン領域上にソース電極及びドレイン電極を有する。 （もっと読む）

【課題】ビアの側面や底面に対する蒸着膜の付き回り性を向上させる。
【解決手段】本発明に係る真空蒸着装置１０は、真空チャンバ１１と、真空チャンバ内に設置された蒸発源１３と、蒸発源に対向して配置されたステージ１５と、ステージを面内で回転させる回転手段１８と、蒸発源に対するステージの設置角度を変化させる角度調整手段１９とを備える。そして、基板Ｗを面内で回転させるとともに、基板の表面に対する蒸発粒子の入射角が連続的に変化するように基板の傾斜角を蒸発源に対して変化させながら、基板の表面に蒸発粒子を堆積させる。これにより、基板の半径位置に関係なく、ビアの側面や底面に対する蒸着膜の付き回り性を高めることができる。また、これに伴って、基板面内において蒸着膜のカバレッジ特性の均一化を図ることができる。 （もっと読む）

【課題】 III-Ｖ族窒化物半導体からなりバイアホール構造を有する半導体装置において、基板と半導体層との間に生じる漏れ電流を防止すると共にバイアホールの形成を容易にして高周波特性、高出力特性及び大電力特性を得られるようにする。
【解決手段】 半導体装置は、導電性基板１１の上に形成された高抵抗のＡｌ_ｘＧａ_１−ｘＮからなるバッファ層１２と、該バッファ層１２の上に形成され、チャネル層を有するアンドープのＧａＮ及びＮ型のＡｌ_ｙＧａ_１−ｙＮからなる素子形成層１４と、素子形成層１４の上に選択的に形成されたソース電極１６、ドレイン電極１７及びゲート電極１５とを備えている。ソース電極１６は、バッファ層１２及び素子形成層１４に設けられた貫通孔１２ａに充填されることにより導電性基板１１と電気的に接続されている。 （もっと読む）

【課題】Ａｌ合金中の合金元素を少なくしても、透明酸化物導電膜との接触抵抗を低くすることのできる低接触電気抵抗型電極、およびこうした電極を製造するための有用な方法、並びにこうした電極を備えた表示装置を提供する。
【解決手段】本発明の低接触電気抵抗型電極は、酸化物透明導電膜と直接接触するＡｌ合金薄膜からなる低接触電気抵抗型電極において、前記Ａｌ合金は、Ａｌよりもイオン化傾向が小さい金属元素を０．１〜１．０原子％の割合で含有し、且つＡｌ合金薄膜の酸化物透明電極と直接接触するＡｌ合金薄膜表面は、最大高さ粗さＲｚで５ｎｍ以上の凹凸が形成されたものである。 （もっと読む）

【課題】ゲート電極膜とコンタクトプラグとの接触を避け且つ距離の短縮が可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板５と、半導体基板５の表面上に、ゲート絶縁膜１１、浮遊ゲート膜１３、ゲート間絶縁膜１５、及び、上側部に切欠き部１８が形成された制御ゲート膜１６が順次積層されたゲート電極膜と、制御ゲート膜１６の切欠き部１８に形成されたスペーサ２３と、ゲート電極膜、スペーサ２３及び半導体基板５の表面を覆うよう形成され、スペーサ２３と被エッチング性の異なる層間絶縁膜２７と、ゲート電極膜に隣接して、層間絶縁膜２７を貫通して形成されたコンタクトプラグ２９とを備える。 （もっと読む）

【課題】酸化物半導体を用いたボトムゲート型薄膜トランジスタにおいて、ソース電極、ドレイン電極と酸化物半導体層のオーミックコンタクトが良好な薄膜トランジスタを製造する方法を提供する。
【解決手段】基板１上に、ゲート電極２、ゲート絶縁膜３、酸化物半導体層４、第１の絶縁膜５、ソース電極７、ドレイン電極８、第２の絶縁膜９を少なくとも有する薄膜トランジスタの製造方法において、酸化物半導体層４の上に第１の絶縁膜５を酸化性ガスが含まれない雰囲気で形成することで、酸化物半導体層４が低抵抗化されたコンタクト領域６とする工程と、酸化物半導体層４のチャネル領域を含む面の上に第２の絶縁膜９を酸化性ガスが含まれる雰囲気で形成することで、チャネル領域を高抵抗化する工程とを実施する。 （もっと読む）

【課題】従来技術の欠点を有さない、バイポーラ無電解プロセス方法を提供する。
【解決手段】半導体基板の表面に金属化合物を無電解析出（光Ｂｉ−ＯＣＤとよばれる）させるバイポーラ光電気化学プロセスであって、基板の表側と基板の裏側の異なった照度が、カソード反応とアノード反応とを分離する駆動力を形成し、高歩留まりの金属化合物の析出が得られるプロセスが開示されている。更に、基板の表面が少なくとも部分的に絶縁性パターンで覆われ、金属化合物の析出がパターンの開口部中で選択的に起きる選択光Ｂｉ−ＯＣＤプロセスが開示されている。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【課題】結晶化誘導金属を利用して結晶化した半導体層を利用した薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供する。
【解決手段】結晶化誘導金属を利用して結晶化した半導体層と、チャネル領域から離隔された位置の半導体層内には半導体層の表面から一定深さまで結晶化誘導金属と他の金属または金属の金属シリサイドが存在し、半導体層のチャネル領域の長さ及び幅と漏れ電流値間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０^−１５Ｌ^２＋２．４×１０^−１２Ｌ＋ｃ（Ｉｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０^−１３ないし６．８×１０^−１３である。）を満足することを特徴とする薄膜トランジスタ、その製造方法、及びこれを具備する有機電界発光表示装置に関する。 （もっと読む）

【課題】従来に比して用途の自由度が高い単層カーボンナノチューブを容易に製造でき、生産効率を向上し得る単層カーボンナノチューブ製造方法、半導体配線構造の製造方法、フィールドエミッションディスプレイ用電子部品の製造方法及び探針製造方法を提案する。
【解決手段】初期単層カーボンナノチューブ20に外力を与えるだけで、不連続層21に沿って初期単層カーボンナノチューブ20が剥がれることにより、従来用いられていた薬品を使用することなく先端が均一に揃った欠陥のない単層カーボンナノチューブ１を製造できるので、薬品による官能基の修飾も起こらず、用途の自由度が高い単層カーボンナノチューブ１を容易に製造できる。また先端が均一に揃った欠陥のない単層カーボンナノチューブ１の製造を室温で、かつ短時間で行えると共に、フォトリソグラフィも用いることなく容易に製造できるので、単層カーボンナノチューブ１の生産効率を向上できる。 （もっと読む）

【課題】工程数を少なくし、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加を抑制することが可能なバリヤ層の形成方法を提供する。
【解決手段】表面の少なくとも一部にシリコン層６が露出している被処理体Ｗの表面に、Ｔｉ膜とＴｉＮ膜よりなるバリヤ層１４を形成するバリヤ層の形成方法において、被処理体の表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上に前記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを有する。これにより、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制する。 （もっと読む）

【課題】従来と異なる方法によりチャネル領域に歪みを発生させたＭＩＳＦＥＴ構造を有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１のソース・ドレイン領域および第１のチャネル領域を有するｎ型ＭＩＳＦＥＴと、前記半導体基板上に形成された第２のソース・ドレイン領域および第２のチャネル領域を有するｐ型ＭＩＳＦＥＴと、前記第１のソース・ドレイン領域に接続され、前記第１のチャネル領域に伸張歪みを与える第１のコンタクトプラグと、前記第２のソース・ドレイン領域に接続され、前記第２のチャネル領域に圧縮歪みを与える第２のコンタクトプラグと、を有する。 （もっと読む）

【課題】一方のゲート電極中の不純物が他方のゲート電極に拡散することを抑制するとともに、当該ゲート電極とコンタクトプラグとの接触抵抗を低減することが可能な技術を提供する。
【解決手段】ゲート電極３０は、Ｎ型ゲート部分３０ＮとＰ型ゲート部分３０Ｐとを有している。ゲート電極３０の側面３１には、Ｎ型及びＰ型ゲート部分の境界領域ＢＲに切り欠き部３３が設けられている。Ｎ型ゲート部分３０Ｎの側面３１Ｎにおける切り欠き部３３が形成されている領域３１ＮＮと、Ｎ型ゲート部分３０Ｎの側面３２Ｎとの間の最短距離は、Ｎ型ゲート部分３０Ｎにおける第１活性領域の直上の部分の幅よりも小さく設定されている。コンタクトプラグ４０は、Ｎ型及びＰ型ゲート部分の上面と、ゲート電極３０の側面３１の切り欠き部３３が形成されている領域とに接触している。 （もっと読む）

【課題】凹部を隙間無く充填する。
【解決手段】本発明は基板１１の表面の凹部１２が形成された面に、金属膜１５を形成する成膜工程と、金属膜にエッチングガスのイオンを入射させるエッチング工程とを交互に繰り返す。成膜工程で凹部１２に突き出すように形成されるオーバーハング部１９はエッチング工程で除去されるので、次の成膜工程の時に凹部１２の開口は塞がれておらず、凹部１２内部の金属膜１５を成長させることができる。 （もっと読む）

【課題】被処理基板の面内でのシリサイド化を均一に進行させることができるＴｉ膜の成膜方法を提供すること。
【解決手段】載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ_４ガスおよび還元ガスを含む処理ガス導入しつつ、高周波電界を形成することにより処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ_４ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜する際に、被処理基板のＳｉ部分でのＴｉＳｉの生成反応が抑制されるように、チャンバ内圧力および印加する高周波電力のパワーを制御する。 （もっと読む）

【課題】ソース領域又はドレイン領域と接触する電極と、ソース領域又はドレイン領域との接触面積を十分に確保するための半導体装置の素子構造及び該素子構造を有する半導体装置の作製方法を提供することを目的とする。
【解決手段】高濃度不純物領域（ソース領域又はドレイン領域）の上に上部電極を形成し、層間絶縁膜を貫通するコンタクトホールを上部電極と高濃度不純物領域（ソース領域又はドレイン領域）とが積層された領域と重なる位置に形成する。 （もっと読む）

【課題】ホールサイズが小さい場合でも、ホール底部の表面にＣＮＴを成長せしめることができるＣＮＴ成長用微細ホール形成方法、ＣＮＴ成長用基板及びＣＮＴ成長方法の提供。
【解決手段】ＣＮＴ成長用基板の主面上に母線層、ＣＮＴ成長用触媒層としての触媒金属の酸化物層、及び絶縁層をこの順番に設け、絶縁層をエッチングして絶縁層にＣＮＴ成長用の微細ホールを形成する。このＣＮＴ成長用微細ホールが形成されている基板。このＣＮＴ成長用微細ホールの底部表面に、ＣＶＤ法によりＣＮＴを成長せしめる。 （もっと読む）

【課題】コンタクトホール形成時のエッチングの制御を容易に行う半導体装置を作製する技術を提案する。
【解決手段】少なくとも絶縁表面上に形成された半導体層と、半導体層上に形成された第１の絶縁層と、第１の絶縁層上に形成されたゲート電極と、ゲート電極上に形成された第２の絶縁層と、を有し、少なくとも半導体層及び第２の絶縁層に開口部が形成されて絶縁表面が部分的に露出されており、開口部を介して第２の絶縁層上に形成された導電層と、を有する。なお、ここで導電層は半導体層に形成された開口の側面において半導体層と電気的に接続している。 （もっと読む）

【課題】製造工程数を削減すると共に生産性を向上させる。
【解決手段】ＴＦＴアレイ基板１１は、絶縁基板２１を備えている。絶縁基板２１上には、一部にポリシリコン層２２が形成されている。このポリシリコン層２２は、ＴＦＴ素子１４を構成する、チャネル領域２２ａ、ソース領域２２ｂ及びドレイン領域２２ｃを有している。ポリシリコン層２２上には、ソース領域２２ｂ及びドレイン領域２２ｃのそれぞれ一部を覆うように配線層２３が形成されている。配線層２３並びに配線層２３が積層されていないポリシリコン層２２には、両者の表面を覆うようにゲート絶縁膜２４が形成されている。ゲート絶縁膜２４上には、ゲート絶縁膜２４を介してチャネル領域２２ａに対向する位置にゲート電極層２５が形成されている。ゲート絶縁膜２４表面の一部には、キャパシタ上部電極層２６が形成されている。 （もっと読む）