説明

Fターム[4M104FF21]の内容

半導体の電極 (138,591) | 構造 (12,435) | コンタクトホールの孔埋め構造 (1,175)

Fターム[4M104FF21]の下位に属するFターム

Fターム[4M104FF21]に分類される特許

141 - 160 / 232


【課題】高いブレークダウン電圧と低い漏洩電流特性を得ることができる高電圧素子の製造方法を提供する。
【解決手段】半導体基板上に接合領域を有するトランジスタを形成し、接合領域上にコンタクトプラグを形成する前にプラグイオン注入工程で熱に対する拡散性(diffusivity)が小さな砒素(As)を接合領域に注入し、オーミックコンタクトを形成することにより、浅い接合(Shallowjunction)を形成すると共に高いブレークダウン電圧の特性、低い漏洩電流特性及び優れたオーミックコンタクト特性を得ることができる。 (もっと読む)


半導体デバイスを製作する方法は、第1のドーパント濃度を有する第1の伝導型の第1の半導体層を形成すること、および第1の半導体層上に第2の半導体層を形成することを含む。第2の半導体層は、第1のドーパント濃度よりも低い第2のドーパント濃度を有する。第2の半導体層を貫通して延びて第1の半導体層に接触する第1の伝導型の打込み領域を形成するように、第2の半導体層中にイオンが打ち込まれる。第1の電極が第2の半導体層の打込み領域上に形成され、第2の電極が、第2の半導体層の非打込み領域上に形成される。関連したデバイスも述べられる。
(もっと読む)


【課題】 添加剤の含有を要しない銅メッキ浴を用いて、ウエハ又は基板の微細凹部に良好に銅フィリングする。
【解決手段】 エラストマーのスタンプに銅析出抑制剤よりなるインクを塗工する工程と、微細凹部の形成されたウエハ又は基板の表面に金属シード層を形成する工程と、ウエハ又は基板にスタンプを接触させてインクをウエハ又は基板表面に転写し、ウエハ又は基板の微細凹部を除く表面に銅析出抑制剤の皮膜を選択的にマイクロコンタクト印刷する工程と、ウエハ又は基板に電気銅メッキを施して、ウエハ又は基板表面への銅の析出を抑制し、ウエハ又は基板の微細凹部に銅を析出促進して充填する工程とからなる銅フィリング方法である。銅析出抑制剤の代表例はポリエチレングリコール−ビス(1,2,3−ベンゾトリアゾリルエーテル)である。マイクロコンタクト印刷を利用した銅フィリングであり、添加剤の不要な銅メッキ浴が使用できる。 (もっと読む)


【課題】隣接するコンタクト層同士の接触を抑えつつ、コンタクト抵抗を低減したコンタクトプラグを形成する。
【解決手段】配線構造14から露出するシリコン基板11の表面に、単結晶シリコン層をエピタキシャル成長し、第1コンタクト層21を形成するステップと、第1コンタクト層21の表面を露出するコンタクトホール24を有する層間絶縁膜23を形成するステップと、コンタクトホール24から露出する第1コンタクト層21の表面に単結晶シリコン層をエピタキシャル成長し、第2コンタクト層25を形成するステップとを有する。 (もっと読む)


【課題】界面破壊現象が発生しない炭素ナノチューブ配線の形成方法及びこれを利用した半導体素子配線の形成方法が開示されている。
【解決手段】基板上に酸化金属膜を形成した後、前記酸化金属膜上に前記酸化金属膜の表面を露出させる開口を含む絶縁膜パターンを形成する。前記開口に露出された前記酸化金属膜を炭素ナノチューブの成長が可能な触媒金属膜パターンに形成する。前記触媒金属膜パターンから炭素ナノチューブを成長させて炭素ナノチューブ配線を形成する。前述した炭素ナノチューブ配線の形成方法は、前記絶縁膜パターンと触媒金属膜パターンとの間で炭素ナノチューブが成長する現象を防止することができる。 (もっと読む)


【課題】セル面積の縮小化とともに、シェアードコンタクト形成時のゲート電極側部に形成されたサイドウォールの膜減りによる半導体基板への突き抜けを防止する。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極13が形成され、その両側にサイドウォール15,16が形成され、ゲート電極13両側の半導体基板にソース・ドレイン17,18が形成されている半導体基板上に、ゲート電極13、ソース・ドレイン17,18等を被覆する犠牲膜23を形成する工程と、犠牲膜23にゲート電極13上から一方側のソース・ドレイン18上を開口するシェアードコンタクト24を形成する工程と、シェアードコンタクト24の内部にゲート電極13と一方側のソース・ドレイン18に接続する導電性プラグ26を形成する工程と、犠牲膜23を除去する工程とを備えたことを特徴とする。 (もっと読む)


【課題】素子が微細化されても優れたプロセス安定性を有し、かつシリサイドが形成された領域での抵抗増大を抑制する。
【解決手段】基板主表面側に絶縁膜によって区分されたシリコン領域を形成する工程と、このシリコン領域表面にシリコン酸化膜を形成する工程と、このシリコン酸化膜を形成した基板上に第1の金属及び第2の金属の混合膜を形成する工程と、熱処理によりシリコン領域に形成されたシリコン酸化膜を第2の金属によって還元する工程と、熱処理により第1の金属とシリコン領域のシリコンとを反応させてシリコン領域の表面にのみシリサイド膜を形成する工程とを有し、第1の金属はCo、Ni、Pt又はPdであり、第2の金属はTi、Zr、Hf、V、Nb、Ta又はCrである。 (もっと読む)


【課題】 半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供すること。
【解決手段】 本発明の実施形態は、半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供する。この方法は、誘電体材料層内に少なくとも1つのコンタクト開口部を作成するステップと、化学気相堆積プロセスによって第1のTiN膜を形成するステップであって、第1のTiN膜はコンタクト開口部をライニングする(内側を覆う)ステップと、物理的気相堆積プロセスによって第2のTiN膜を形成するステップであって、第2のTiN膜は第1のTiN膜をライニングするステップとを含む。本発明の実施形態によって製造されるコンタクト構造体も提供される。 (もっと読む)


【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】光吸収層を形成し、光吸収層上に絶縁層を形成し、光吸収層及び絶縁層に選択的にレーザ光を照射し、絶縁層の照射領域を除去し絶縁層に第1の開口を形成し、第1の開口を有する絶縁層をマスクとして光吸収層を選択的に除去し、絶縁層及び光吸収層に第2の開口を形成し、第2の開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように第2の開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 (もっと読む)


【課題】半導体装置において隣接するポリシリコンパッド間のショートを防止する技術を提供する。
【解決手段】半導体装置の製造方法は、(a)第1絶縁膜13を介して下面を基板1表面に接するサイドウォール12、13、14を備えるゲート21を、基板1上に形成する工程と、(b)ゲート21間において、基板1内の拡散領域41上にエピタキシャル膜31を形成する工程と、(c)拡散領域41間に隣接する素子分離領域上に第2絶縁膜32、33を形成する工程と、(d)拡散領域41のエピタキシャル膜31上にコンタクトプラグ11を形成する工程とを具備する。(c)工程は、(c1)第2絶縁膜32、33の膜厚が第1絶縁膜13よりも厚くなるように第2絶縁膜32、33を形成する工程を備えていても良い。 (もっと読む)


【課題】本発明は、Si基板と接続される配線パターンを備えた半導体装置の製造方法に関し、Si基板上におけるSiノジュールの発生を十分に抑制すると共に、半導体装置の製造コストを低減することを課題とする。
【解決手段】開口部16A、16Bを有した絶縁膜12が形成されたSi基板11を、所定の温度Tに加熱された温水に浸漬させて、開口部16A、16Bに露出されたSi基板11上に所定の厚さM1、M2を有する酸化膜13A、13Bを形成し、その後、開口部16A、16Bを充填すると共に、絶縁膜12の上面12Aに亘るように配線パターンを形成する。 (もっと読む)


【課題】基板に形成されたビアホールに、良好な埋設特性でメッキ法により導電材料を埋設して電子部品を製造する。
【解決手段】基板に形成された複数の貫通穴を塞ぐように設置される導電層を複数の領域に分割し、当該複数の領域の導電層に流れる電流を個別に制御して前記貫通穴に電解メッキ法により導電材料を埋設するメッキ工程と、前記導電材料に接続される導電パターンを形成する導電パターン形成工程と、を有することを特徴とする電子部品の製造方法。 (もっと読む)


【課題】スパッタリングによるターゲットの消費効率を低下させずに、段差に成膜される薄膜の被覆性を改善する。
【解決手段】基板の端部71Lの表面に段差のある基板21に薄膜を成膜する場合、まず(A)に示すように基板21をターゲットに対して傾斜させながら薄膜91を成膜する。次に、(B)に示すように基板21をターゲットに対して傾斜させながら薄膜91の上に薄膜92を成膜する。薄膜91と薄膜92を順に成膜することで、(C)に示すように、段差の側面97L,97R及び底面98に被覆性の良い薄膜が成膜される。また、ターゲットに対して基板21の角度を連続的に変化させながら薄膜96を成膜する。 (もっと読む)


【課題】銅シード層を設けた半導体ウェハーの、トレンチ・ビアの入り口付近に過剰に付着した銅シード層を溶解し、その後電気銅めっき、無電解銅めっきによるネッキングを防止し、トレンチ・ビア内部の完全な埋め込みが可能となる前処理剤を提供することを目的とする。
【解決手段】アンモニウムイオン濃度が0.1g/L以上で、pHが11以上であることを特徴とするシード層を有する半導体ウェハーの前処理剤。該前処理剤は、金属イオンを含有しないことが好ましく、更に界面活性剤を含有することが好ましい。 (もっと読む)


【課題】半導体基板の第2主面に導入された不純物を活性化でき、第2主面側を加工しながらも素子の特性劣化を防ぎ、第1主面側に精度良くコンタクトホールを形成することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板101の第1主面上に層間絶縁膜107を形成する工程と、コンタクトホール形成予定領域において、層間絶縁膜107を所定厚さ分残して除去する工程と、半導体基板101を第2主面側から所定厚さ除去して半導体基板101を薄くする工程と、薄くされた半導体基板101の第2主面の表層に不純物を導入する工程と、不純物の導入後、金属電極108を構成する材料の融点以上の温度で半導体基板101を熱処理する工程と、熱処理後、残された層間絶縁膜107を除去してコンタクトホール109を形成する工程と、コンタクトホール109内及び層間絶縁膜107上に金属電極108を形成する工程と、を備える。 (もっと読む)


【課題】分離溝の幅を縮小させても半導体装置の特性悪化および信頼性不良を発生させないようにすること。
【解決手段】第1シリコン基板1上にシリコン酸化膜2を介して第2シリコン基板3が積層された基板と、素子(ゲート電極14a、ソース/ドレイン領域17)が形成された素子形成領域R1と、基板コンタクト用開口部9が形成された基板コンタクト用開口部領域R3と、第2シリコン基板3上の素子間を分離する分離溝8が形成された分離溝領域R2と、分離溝8の表面に形成されたシリコン酸化膜10と、分離溝8に充填されたポリシリコン11と、基板コンタクト用開口部領域R3のシリコン酸化膜2、18を貫通して第1シリコン基板1に通ずる下穴22と、下穴22内にて第1シリコン基板1と接続される配線層25と、を備える。 (もっと読む)


【課題】パッシベート膜の段切れや破断を防止可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置1に、半導体素子2と、第一のスパッタリングにより半導体素子2上に形成される配線膜5と、第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより配線膜5上に形成され、配線膜5に形成された凹み部5aを架橋する架橋膜6と、架橋膜6上に形成されるパッシベート膜7と、を具備することにより、パッシベート膜7が凹み部5aに沿って成長することに起因するパッシベート膜の段切れや破断を防止する。 (もっと読む)


【課題】基板に形成されたスルーホール内に金属超微粒子分散液を充填させて基板間の配線を行う場合に、数μmの微細なスルーホール径に対してスルーホールの高さ方向の長さが長くなってもスルーホール内に金属超微粒子分散液を充填することができ、よってスルーホール内の断線を防止することができる電気接続体、電気接続体の形成方法及びカートリッジを提供する。
【解決手段】液滴吐出装置10の直径約5μm以下、好ましくは約1μm以下のノズル12から基板22に向けて液滴24を噴射させ堆積する。液滴24を複数堆積して形成された液滴堆積体において、最初の液滴34a上の成長起源液滴層34bの固化した直径をRm1、着弾後の液滴を複数堆積して形成された液滴堆積体の最上層の液滴34dの最大直径をRm2としたときに、Rm1とRm2との比が2:1〜1:1となる。 (もっと読む)


【課題】エクステンション領域がゲート電極の下側に広がることがなく且つシェアードコンタクトを形成する際に接合リーク電流が発生するおそれがない半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板10における素子分離領域11に囲まれた部分に形成された活性領域12と、活性領域12の上に形成されたゲート絶縁膜21A及び第1のゲート電極膜22Aを有する第1のゲート構造23Aと、第1のゲート構造23Aの側面上に形成され、第1のゲート構造23Aよりも高さが低い第1のオフセットスペーサ24Aと、第1のゲート構造23Aの側面上に、第1のオフセットスペーサ24Aの側面及び上端面を覆うように形成された第1のサイドウォール25Aとを備えている。 (もっと読む)


【課題】本発明はオフ電流が低く、オンオフ比の大きい有機半導体トランジスタを比較的に低いコストで提供する。
【解決手段】本発明の半導体装置は、基板上に配置された複数の電極(105)と、上記電極の相互間に配置された有機半導体層(108)と、上記有機半導体層の両側にそれぞれ配置された第1及び第2のゲート電極(102,110)と、上記有機半導体層と上記第1及び第2のゲート電極との相互間に配置されるゲート絶縁層(103,109)とを含み、上記第1及び第2のゲート電極は互いに接続され、両ゲート電極のうち少なくとも一方の電極が印刷法によって形成されている。 (もっと読む)


141 - 160 / 232