【課題】終端構造の耐圧を向上させることにより、高耐圧なＳｉＣ半導体装置を提供する。
【解決手段】本発明の半導体装置は、炭化珪素を含む第１エピタキシャル成長層２０と、第１エピタキシャル成長層２０の表層部に設けられた終端構造３０と、終端構造３０の上に設けられ、炭化珪素を含む第２エピタキシャル成長層４０と、第２エピタキシャル成長層４０の上に設けられた絶縁層５０とを備える。 （もっと読む）

【課題】機械的強度やチップ・クラックによる歩留の低下を抑制し、オン抵抗やパッケージ実装状態における熱抵抗が低い半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１と、半導体基板１の主面上に形成された半導体層３と、半導体基板１の裏面上に形成されたオーミック電極１２と、オーミック電極１２を介して半導体基板１の裏面上に形成され、半導体基板１よりも熱伝導率の高い金属材料からなる裏面電極１３とを備え、半導体基板１の裏面の一部には凹部１ａが形成され、裏面電極１３は、オーミック電極１２を介して、半導体基板１の裏面における凹部１ａの内部を埋め、半導体基板１の裏面において凹部１ａ以外の領域の少なくとも一部を覆っている。 （もっと読む）

【課題】デバイス特性の制御性に優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】本実施の形態の半導体装置は、シリコン基板１０１上にＭＯＳトランジスタを備える半導体装置であって、ＭＯＳトランジスタは、シリコン基板１０１上にゲート絶縁膜２０３を介して設けられたゲート電極(メタル電極２０６)と、ゲート電極(メタル電極２０６)の両脇の前記シリコン基板の表面近傍に設けられソース領域１０６およびドレイン領域１０９と、ソース領域１０６およびドレイン領域１０９に接するように、ゲート電極直下のシリコン基板１０１中に設けられた、チャネル領域(ゲルマニウム・カーボン単結晶膜２０２)と、を備え、チャネル領域が、シリコンと異なる異種半導体(ゲルマニウム)を含むものである。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）

【課題】 ＤＣＢＬストレスによるオフ耐圧性能を向上させた高耐圧ＬＤＭＯＳを提供する。
【解決手段】 半導体基板に形成され、トレンチにより素子分離され、ソース領域がドレイン領域で挟まれたＭＯＳトランジスタであり、ゲート電極に接続されたメタル層ゲート配線がＰ型ドリフト層上を通過するように前記トレンチ外に引き出されている高耐圧ＬＤＭＯＳ。 （もっと読む）

【課題】半導体装置において耐電荷性を向上させること。
【解決手段】素子活性部１とｎ⁺ドレイン領域２との間に第１の並列ｐｎ層１２が設けられている。素子周縁部３に、第１の並列ｐｎ層１２よりも繰り返しピッチの狭い第２の並列ｐｎ層１５が設けられている。第２の並列ｐｎ層１５と第１の主面との間にｎ^-表面領域１８が設けられている。ｎ^-表面領域１８の第１の主面側に複数のｐ型ガードリング領域１９，２０，２１が互いに離れて設けられている。複数のｐ型ガードリング領域１９，２０，２１のうちの最も外側に位置するｐ型ガードリング領域１９に、フィールドプレート電極２３が電気的に接続する。素子周縁部３のｐ型最外周領域２６にチャネルストッパー電極２４が電気的に接続する。 （もっと読む）

【課題】逆方向バイアス印加時のリーク電流を増加させることなく、順方向バイアス印加時の定常損失を低減するショットキーダイオードを有する半導体装置を提供する。
【解決手段】第１の半導体３は基板２の主表面に形成されている。第２の半導体層４は第１の半導体層３の表面に形成され、第１の半導体層３と同じ導電型を有し、第１の半導体層３よりも高い不純物濃度を有している。逆方向バイアスとなるように電圧を印加した場合に、ショットキー金属層５と第２の半導体層４との界面で生じる空乏層７が第２の半導体層４の厚み方向に延びて第１の半導体層３に達する程度に第２の半導体層４は薄い厚みを有している。第２の半導体層４の表面に凹凸が形成されており、ショットキー金属層５が第２の半導体層４内に形成された凹凸の凹部および凸部との双方にショットキー接触している。 （もっと読む）

本発明は、特に光電子工学、太陽光技術、およびセンサ技術の電子部品において使用するための透明な整流性接触構造ならびにその製造方法に関する。本発明による透明な整流性接触構造は、下記の構成要素：ａ）透明な半導体、ｂ）金属酸化物、金属硫化物、および／または金属窒化物から成り、透明で絶縁性でなく伝導性でなく、固有抵抗が好ましくは１０^２Ωｃｍ〜１０^７Ωｃｍの範囲内である層、およびｃ）透明な導電体から成る層を有し、層ｂ）は半導体ａ）と層ｃ）の間に形成されており、この層ｂ）の組成は特許明細書の中で詳しく定義されている。 （もっと読む）

半導体装置および装置を製造する方法が記載される。前記装置は、接合障壁ショットキー（JBS）ダイオードまたはPiNダイオードなどの、接合電界効果トランジスター（JFET）またはダイオードであり得る。前記装置は、エピタキシャル成長によって形成された、傾斜したp型半導体層及び／又はp型半導体領域を有する。前記方法は、イオン注入を必要としない。前記装置は、炭化ケイ素(SiC)などの広バンドギャップの半導体材料から製造され得、高温度および高電力の用途で使用され得る。 （もっと読む）

【課題】アバランシェ降伏時におけるアバランシェ電流の集中を緩和して、アバランシェ耐量を高めることを課題とする。
【解決手段】炭化珪素の半導体基板１と炭化珪素のエピタキシャル層２とが積層されてなる炭化珪素の半導体基体１００と、半導体基体１００とはバンドギャップが異なり、かつ半導体基体１００とヘテロ接合を形成する多結晶シリコンからなる第１のヘテロ半導体領域３とでヘテロ接合ダイオードを構成し、第１のヘテロ半導体領域３にアノード電極６が接合された半導体装置において、ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、アバランシェ降伏するアバランシェ降伏領域となる第１のヘテロ半導体領域３とエピタキシャル層２との接合面となるヘテロ接合領域４の外周端部９は、第１のヘテロ半導体領域３とアノード電極６との接合面の外周端部８の内側に配置されていることを特徴とする。 （もっと読む）

【課題】逆阻止能力を有し、低オン抵抗で高速スイッチング特性を有する素子を提供すること。
【解決手段】シリコン基板１０１と、シリコン基板１０１上に形成されたバッファ層１０２，１０３と、バッファ層１０２、１０３上に形成された窒化ガリウム半導体層１０４と、シリコン基板１０１の裏面からシリコン基板１０１ならびにバッファ層１０２、１０３を貫通して窒化ガリウム半導体層１０４に達する深さで形成されたトレンチ溝１１２と、このトレンチ溝１１２の中に形成された金属膜１１３と、を備え、金属膜１１３と窒化ガリウム半導体層１０４とがショットキー接合を形成する逆耐圧を有する窒化ガリウム半導体装置とする。 （もっと読む）

【課題】 逆電圧印加時のリーク電流が生じ難く、かつ、オン電圧が低いショットキーバリアダイオードを提供する。
【解決手段】 ショットキーバリアダイオード１０であって、第１導電型の第１半導体層１４、１６と、第１半導体層１４、１６とオーミック接合しているオーミック電極４０と、第１半導体層１４、１６とショットキー接合しているショットキー電極３０と、ショットキー電極３０とショットキー接合している領域に隣接する領域において、第１半導体層１４、１６とヘテロ接合している第２導電型の第２半導体層２０を有している。 （もっと読む）

【課題】耐熱性に優れたシリサイド層をソース・ドレイン領域に有するｐ型ＭＯＳＦＥＴを備える半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、半導体基板２上にゲート絶縁膜１１を介して形成されたゲート電極１２と、半導体基板２上のゲート電極１２の両側に形成されたエレベーテッド層１５と、エレベーテッド層１５上に形成されたＳｉ：Ｃ１６層と、半導体基板２、エレベーテッド層１５、およびＳｉ：Ｃ１６内のゲート電極１２の両側に形成されたｐ型のソース・ドレイン領域１９と、Ｓｉ：Ｃ層１６上に形成されたシリサイド層１７と、を有する。 （もっと読む）

【課題】低オン抵抗・高耐圧で動作可能なＧａＮ系化合物半導体デバイスを提供する。
【解決手段】基板上に形成されたバッファ層、チャネル層と、前記チャネル層上に形成され、ドリフト層と、前記ドリフト層上に配置されたソース電極およびドレイン電極と、ドリフト層に形成されたリセス部の内表面および前記ドリフト層の表面に形成された絶縁膜と、前記絶縁膜上に形成されたフィールドプレート部を有するゲート電極とを備えたＧａＮ系電界効果トランジスタにおいて、前記ドリフト層は、前記リセス部と前記ドレイン電極との間に、シートキャリア密度が５×１０^１３ｃｍ^−２以上、１×１０^１４ｃｍ^−２以下のｎ型ＧａＮ系化合物半導体からなる電界緩和領域を有し、前記ドリフト層の前記電界緩和領域上に形成された前記絶縁膜の厚さが３００ｎｍ以上であることを特徴とする。 （もっと読む）

【課題】電界効果トランジスタのｎ型化合物半導体コンタクト層と、その上に設けられた絶縁膜との界面に存在する界面電荷により、Ｍ型コンタクト層内に空乏層が形成され、それに伴い電流の通り道となる部分が狭窄し、遮断周波数Ｆｔが低下するという課題に対する解決手段を提供する。
【解決手段】このコンタクト層を、ｎ型不純物によりドープされた下層とノンドープの上層から成る構成とした。これにより、たとえ界面電荷が存在する場合であっても、電流の通り道であるｎ型不純物によりドープされた下層とは充分離れた位置にあることとなる。よって、コンタクト層と絶縁膜との界面準位に起因する負電荷によるコンタクト層上部の空乏化に伴う電流の通り道となる部分の狭窄を防ぐことができる。 （もっと読む）

【課題】低濃度のｎ型のIII 族窒化物半導体に対してもオーミックコンタクトをとることが可能な構造の半導体装置を提供すること。
【解決手段】試料１は、サファイア基板１０上にノンドープのＧａＮ層１１、Ｓｉドープのｎ−ＧａＮ層１２が形成され、ｎ−ＧａＮ層１２上にＡｌＮ膜１３を介してＴｉ／Ａｌからなる２つの電極１４ａ、１４ｂが離間して形成されている。電極１４ａ、１４ｂは、熱処理によるアロイ化を行っていないノンアロイの電極である。ＡｌＮ膜１３とｎ−ＧａＮ層１２との界面のｎ−ＧａＮ層１２側には、２次元電子ガス層１５が形成されている。この２次元電子ガス層１５を介することによって、電極１４ａ、１４ｂはｎ−ＧａＮ層１２に対して低抵抗に接触することができる。 （もっと読む）

【課題】耐圧性が高い電界効果トランジスタを提供すること。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。 （もっと読む）

【課題】高効率でテラヘルツ波を受信することが可能であるテラヘルツ受信素子を提供する。
【解決手段】本発明のテラヘルツ受信素子Ａは、高抵抗基板１と、前記高抵抗基板１の第１の主面上に形成されているグランド面１０と、前記高抵抗基板１の前記第１の主面に対向する第２の主面上に形成され、ヘテロ接合により形成されるチャネル層３を含む半導体層と、前記半導体層に形成され、前記チャネル層３とともに電界効果型トランジスタを形成するソース電極５、ゲート電極９及びドレイン電極６とを備え、前記半導体層は、前記ゲート電極９とショットキー接合されたストライプ状の凸部７を有し、前記ストライプ状の凸部７に含まれる複数の凸部それぞれは、前記ゲート電極９の下方において前記ソース電極５、前記ゲート電極９及び前記ドレイン電極６の並び方向に直交する。 （もっと読む）

【課題】酸化物半導体の活性層が保護されるとともにソース電極及びドレイン電極とのオーミックコンタクトが確保され、閾値変動が抑制される電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタ１００は、ゲート電極１２と、ゲート電極上に形成されている絶縁層１４と、絶縁層を隔てて前記ゲート電極に対向する位置に形成されている酸化物半導体層１６と、Ｇａを主成分とする酸化物を含み、酸化物半導体層上に形成されている保護層１８と、Ｉｎを主成分とする非晶質酸化物を含み、保護層上に形成されている接触層２０Ａ，２０Ｂと、接触層上で、該接触層に接触しているとともに対向配置されているソース電極２２Ａ及びドレイン電極２２Ｂと、を有する。接触層は、保護層とソース電極及びドレイン電極とが厚さ方向で重なる領域に形成されており、ソース電極とドレイン電極との間では分離している。 （もっと読む）

【課題】低価格でオン抵抗が低いパワーデバイスおよびその製造方法を提供する。
【解決手段】本パワーデバイスは、金属製支持基板１０と、金属製支持基板１０の一方の主面１０ｍ側に順次形成されているＩＩＩ族窒化物導電層２０、ＩＩＩ族窒化物能動層３０および電極４０と、を含む。また、本パワーデバイスの製造方法は、金属製支持基板１０にＩＩＩ族窒化物導電層２０が接合された導電層接合金属製支持基板１２を準備する工程と、ＩＩＩ族窒化物導電層２０上にＩＩＩ族窒化物能動層３０を形成する工程と、ＩＩＩ族窒化物能動層３０上に電極４０を形成する工程と、を備える。 （もっと読む）