説明

Fターム[4M104FF34]の内容

半導体の電極 (138,591) | 構造 (12,435) | ガードリング (365)

Fターム[4M104FF34]の下位に属するFターム

Fターム[4M104FF34]に分類される特許

1 - 20 / 28


【課題】半導体素子、特にショットキーダイオードのような金属対半導体整流接合を組み込む半導体素子を提供する。
【解決手段】保護リングは、ショットキー接合又はショットキーダイオードの一部である半導体領域に形成される。保護リングは、高抵抗領域を形成するために、半導体コンタクト層を完全にアニール処理することなく半導体コンタクト層内へのイオン注入によって形成される。保護リングは、層のエッジ部か又は代替的に層のエッジ部からある一定距離を離して位置することができる。ショットキー金属接点は、層の上に形成され、ショットキー接点のエッジ部は、保護リングの上に配置される。 (もっと読む)


【課題】本願発明者らが、プラズマ処理等による半導体ウエハのチャージアップの影響を検討したところによると、半導体ウエハ等にドライエッチング等を施すと、通常、その結果として、半導体ウエハは、主に電気的に正側に偏った不均一な帯電状態となることが明らかとなった。これは、ドライエッチング等によって、正の可動イオン等がウエハの表面やその近傍に残存し、不均一に分布していることを示すものであり、個々の半導体チップとされた後も残存して、動作に悪影響を及ぼす恐れがある。
【解決手段】本願発明は、通常、ポリマー除去液等を使用する必要のないメタル膜加工工程に於いて、加工用レジスト膜の除去後、ポリマー除去液類似の導電性処理液との摩擦により、ウエハ全体を負に帯電させるものである。 (もっと読む)


【課題】SiCが用いられる半導体層中において、簡易な工程で再現性よく埋め込み絶縁層を形成する。
【解決手段】単結晶のSiC12の表面の温度を局所的に急激に上昇させ、その後で急激に冷却することによって、単結晶を局所的に非晶質化層30を形成することができる。この非晶質層30は、元の単結晶SiCの導電型や抵抗率に関わらず、高抵抗層(絶縁層)となる。このため、こうした非晶質層を埋め込み絶縁層と同様に使用することができる。このためには、(1)レーザー光を効率的に吸収する層100を局所的に半導体層の上に形成してからレーザー光を照射する、(2)レーザー光を局所的に半導体層に照射する、という2つの手段のいずれかを用いることができる。 (もっと読む)


【課題】SiCを用いて、逆方向特性が良好なショットキーダイオードを高い歩留まりで得る。
【解決手段】図1(b)に示されるように、バリアメタル21を部分的にエッチングする(電極層エッチング工程)。電極層エッチング工程によってバリアメタル21がエッチングされた領域における半導体層10中に、埋め込み絶縁層を形成する(埋め込み絶縁層形成工程)。図1に示される製造方法においては、この埋め込み絶縁層形成工程は、半導体層エッチング工程、絶縁層形成工程、エッチバック工程からなる。 (もっと読む)


【課題】SiC半導体基板の不純物元素を捕捉・固定するためのゲッタリング層の形成を含む半導体素子の製造方法を提供する。
【解決手段】SiC基板10上にSiCエピタキシャル層16を形成し、該エピタキシャル層16にイオン注入および熱処理を行なって半導体素子を製造する方法において、上記SiC基板10よりも欠陥密度の高いゲッタリング層13を形成する工程を含むことを特徴とする半導体素子の製造方法。 (もっと読む)


【課題】電極パターンが基板支持台に直接押し付けられることによって生じる電極パターンへのダメージの発生を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板40の表面S1上に電極パターン41が形成される。半導体基板40の表面S1上において電極パターン41を覆う絶縁膜43が形成される。成膜装置の基板支持台100上に、絶縁膜43が基板支持台100に接するように半導体基板40が取り付けられる。基板支持台100に取り付けられた半導体基板40の裏面上に成膜装置によって電極層44が堆積される。電極層44が堆積された後に、電極パターン41の少なくとも一部が露出するように絶縁膜43がパターニングされる。 (もっと読む)


【課題】常時オフVJFET集積電源スイッチを含むワイドバンドギャップ半導体デバイスの提供。
【解決手段】電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。 (もっと読む)


【課題】素子周辺部での耐圧を高くしながら周辺領域の面積を小さくすることが可能な構造を有する半導体装置を製造可能であり、かつ、CMP工程に起因して素子周辺部での耐圧が低下してしまうことのない半導体装置を提供する。
【解決手段】n型ドリフト層114と、n型ドリフト層114における活性領域R1に形成したp型半導体材料からなる複数の柱状埋込層118と、周辺耐圧領域R2に形成したリング状の第2トレンチ122、第2トレンチ122の内面に形成した絶縁膜124及び第2トレンチ122の内部に絶縁膜124を介して形成した導電性材料層126を有し、逆バイアス時には導電性材料層126及び柱状埋込層118に挟まれた部分のn型ドリフト層114を空乏化させる周辺耐圧構造120と、周辺領域R3に形成したp型半導体材料からなる1又は2以上の第2柱状埋込層130とを備える半導体装置100。 (もっと読む)


【課題】耐圧劣化を防止するとともに低コストで製造可能な構造を備える半導体装置を提供する。
【解決手段】半導体基板と、基板上に形成される炭化珪素からなる第1導電型の半導体層と、半導体層の表面に形成される活性領域と、活性領域を取り囲むように、半導体層の表面に形成される第2導電型の第1の半導体領域と、半導体層の表面に第1の半導体領域の外側に接し、第1の半導体領域を取り囲んで設けられ、第1の半導体領域と同一の不純物濃度および同一の深さを有する第2導電型の不純物領域がメッシュ形状に形成される第2の半導体領域と、活性領域上に設けられる第1の電極と、半導体基板の裏面に設けられる第2の電極を備えることを特徴とする半導体装置である。 (もっと読む)


【課題】ダイオードを含む半導体装置において、ダイオードの逆回復挙動とオン状態特性とのトレードオフを改善する。
【解決手段】半導体装置200は陰極216と陽極218を含む。陽極は第1のp型半導体陽極領域204と第2のp型半導体陽極領域206を含む。第1のp型半導体陽極領域204は陽極接触領域218に電気的に接続される。第2のp型半導体陽極領域206は、第2のp型陽極領域と陽極接触領域218間を電気的に接続または切断するように構成された、MOSFET228等のスイッチを介し陽極接触領域218に電気的に接続される。 (もっと読む)


【課題】極めて薄い金属膜からなるエミッタおよびゲートフィンガー電極を有する圧接型IGBTにおけるエッチングにおいて、エッチング厚さの厳密な制御を必要とすることなく、所望の厚さを有するエミッタおよびゲートフィンガー電極を形成することができる半導体装置の製造方法を提供する。
【解決手段】圧接型半導体に用いる半導体装置の製造方法であって、Si基板上に第1Al層を形成する工程と、所望のエミッタ電極およびゲートフィンガー電極形状となるよう第1Al層の一部をエッチングする工程と、第1Al層上にAl以外の金属からなる下地層を形成する工程と、下地層上に第2Al層を形成する工程と、第2Al層のうちエミッタ電極に相当する部分にレジストを塗布する工程と、レジストを塗布した部分以外の第2Al層をエッチングする工程と、レジストを塗布した部分以外の下地層をエッチングする工程と、レジストを除去する工程とを有する。 (もっと読む)


半導体素子用のガードリング構造。ガードリング構造は、第1層および第1層の上面に第2層を有する半導体積層体と、第1層内に形成されたゲート構造と、第1層内に形成されたガードリングとを有する。第2層は、第1層のドーパント濃度よりも高いドーパント濃度を有する。ゲートおよびガードリングは、単一のマスクを用いて同時に形成される。
(もっと読む)


【課題】低抵抗SiC基板とそれを用いた半導体装置を提供する。
【解決手段】第1の不純物濃度を有する炭化珪素基板(1)と、前記炭化珪素基板上に形成され、第2の不純物濃度を有する第1の炭化珪素層(5)と、前記第1の炭化珪素層の上に形成され、第3の不純物濃度を有する第1導電型の第2の炭化珪素層(2)とを具備し、第2の不純物濃度>第1の不純物濃度>第3の不純物濃度の関係を有する。 (もっと読む)


【課題】オン抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板1の表面の全面には、エピタキシャル結晶成長層2が配置されている。エピタキシャル結晶成長層2内においては、表面付近の一部の領域に第2導電型領域3が配置されている。第2導電型領域3内においては、表面付近の一部の領域に第1導電型領域4が配置されている。エピタキシャル結晶成長層2において、ゲート電極7が配置されている領域の一部は、表面にバンチングステップが形成されない平滑な第1領域となっており、ゲート電極7が配置されていない領域の全部は、表面にバンチングステップが形成された第2領域となっている。 (もっと読む)


【課題】高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、高い素子集積度を持った半導体装置を提供する。
【解決手段】トレンチ分離構造を有し、高電源電圧回路部には少なくとも一つのウエル領域とMOS型トランジスタ、及び各素子を電気的に接続する配線を有する半導体装置において、ウエル領域の端部近傍のトレンチ分離領域の上部であって配線の下部である領域に、配線の電位によって、寄生的に形成される反転層の発生を防止するための反転層形成防止電極を形成し、電位は、その下部に位置する半導体基板の電位と同一にした。さらに反転層形成防止電極の下部には、半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を設置し、半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止できるようにした。 (もっと読む)


【課題】
FLR構造を有する半導体装置において、特性変動のばらつきの小さい半導体装置を提供する。
【解決手段】
半導体基板7に形成されたNベース領域9と、半導体基板7の第1主面側において、半導体基板7に形成されたPウェル領域P(0)と、半導体基板7の第1主面側において、Pウェル領域を囲むように形成された複数のPリング領域P(1)〜P(n)と、半導体基板7の第1主面側において、Pリング領域を囲むように形成されたNストッパ領域SRと、半導体基板の第1主面の上において、隣り合うPリング領域の間に設けられた(酸化膜2と、酸化膜2の上に配置されたポリシリコン3と、Pリング領域及びポリシリコン3に電気的接続されるように配置されたアルミニウム4と、半導体基板7の第1主面とは反対側の第2主面に設けられた電極11、とを備える。 (もっと読む)


【課題】接合障壁ショットキーダイオード及びその製造方法を提供すること。
【解決手段】第1の導電型を有する半導体層と、この半導体層上にあり、半導体層と共にショットキー接合部を形成する金属接点と、半導体層内に半導体領域とを含んでいる。半導体領域と半導体層とが、第1のp−n接合部を、ショットキー接合部と並列に形成する。第1のp−n接合部は、ショットキー接合部に逆バイアスがかけられたとき、ショットキー接合部に隣接する半導体層内に空乏領域を発生させるように構成され、それによってショットキー接合部を通る逆漏れ電流が制限される。第1のp−n接合部は、ショットキー接合部に逆バイアスがかけられたとき、第1のp−n接合部のパンチスルーが、ショットキー接合部の降伏電圧よりも低い電圧で起こるように構成される。 (もっと読む)


【課題】 オフセット型のトランジスタを含む半導体装置であって、信頼性が向上した半導体装置の製造方法を提供すること。
【解決手段】 半導体層10に、第1素子形成領域10HV、第1素子分離絶縁層20、第2素子形成領域10LVに、第2素子分離絶縁層22を形成する工程と、第1素子形成領域10HVに、第1トランジスタ100を、第2素子形成領域10LVに、チャネルの導電型が同一である第2トランジスタ200の形成工程と、第1素子形成領域10HVに、チャネル領域108、ソース・ドレイン領域110、122、オフセット絶縁層24、第1ウエル12とガードリング形成領域120aを含む不純物領域122の形成工程と、第1ウエル12、第2ウェル14の上方にゲート絶縁層102、202、ゲート電極104、204の形成工程と、第2ウエル14に、ソース・ドレイン領域212,210を形成する。 (もっと読む)


【課題】オフセット構造のMOSトランジスタを含む半導体装置であって、信頼性が向上した半導体装置およびその製造方法を提供する。
【解決手段】チャネル形成領域、ソース形成領域およびドレイン形成領域以外の半導体層にオフセット絶縁層24を形成し、ゲート絶縁層102とゲート電極104を形成する。半導体層10の上方に、チャネル形成領域、ソース形成領域およびドレイン形成領域の上方に連続した開口40を有し、ゲート電極104を幅方向にみたとき、該開口40の端部は、オフセット絶縁層24の上方であって、該ゲート電極104の端部と同一もしくは内側に位置しているマスク層M3を形成し、マスク層M3を用いて不純物を半導体層に導入する。 (もっと読む)


炭化ケイ素半導体デバイスを形成するいくつかの方法が開示される。これらの方法は、第1の厚さを有する炭化ケイ素基板の第1の表面に半導体デバイスを形成するステップと、炭化ケイ素基板の第1の表面にキャリア基板を取り付けるステップとを含む。キャリア基板は、炭化ケイ素基板に機械的支持を提供する。これらの方法はさらに、炭化ケイ素基板を、第1の厚さ未満の厚さまで薄くするステップ、炭化ケイ素基板の第1の表面とは反対側の薄くされた炭化ケイ素基板の表面に金属層を形成するステップ、および炭化ケイ素基板の第1の表面とは反対側の薄くされた炭化ケイ素基板の表面にオーミックコンタクトを形成するために、金属層を局所的にアニールするステップを含む。炭化ケイ素基板は、個片化された半導体デバイスを提供するために、個片化される。
(もっと読む)


1 - 20 / 28