【課題】接合終端領域における電界を緩和し、高耐圧化可能な半導体装置を提供する。
【解決手段】第１導電型の不純物を有する第１半導体領域と、第１半導体領域上に配置された、第１導電型と異なる第２導電型の第２半導体領域とを有する半導体基体には、コレクタ電極若しくはドレイン電極を有するスイッチング素子が形成された素子領域と、上方から見て半導体基体の最外周部に形成された、第２半導体領域の上面から第１半導体領域に達する終端トレンチと、終端トレンチの側壁および底面に形成された絶縁膜と、絶縁膜を介して溝の内側に埋め込まれた電極とを有し、溝の内側に埋め込まれた電極が第１半導体領域又はコレクタ領域若しくはドレイン電極と接続された等電位リングである。 （もっと読む）

【課題】縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるスイッチング素子を提供すること。
【解決手段】自己整合縦型接合型電界効果トランジスタを、エッチング注入ゲートおよび集積逆並列ショットキーバリアダイオードと組み合わせたスイッチング素子が、記載されている。ダイオードのアノードは、漂遊インダクタンスによる損失を低減するために、デバイスレベルでトランジスタのソースに接続される。ＳＢＤアノード領域におけるＳｉＣ表面は、ＳＢＤのターンオン電圧と関連するパワー損失が低減されるよう低いショットキーバリア高さを達成するために、乾式エッチングによって調整される。 （もっと読む）

【課題】薄板化に伴うＳｉＣ基板の反りを修正するＳｉＣ半導体素子の製造方法の提供を目的とする。
【解決手段】本発明の半導体素子の製造方法は、（ａ）表面側に素子活性領域が形成されたＳｉＣ基板１を準備する工程と、（ｂ）ＳｉＣ基板１の表面を平坦面に固定し、裏面を研削する工程と、（ｃ）ＳｉＣ基板１の表面を平坦面に固定したまま、研削によるＳｉＣ基板の反りを相殺する応力を付与する内部応力層を、ＳｉＣ基板内部に形成する工程とを備える。 （もっと読む）

【課題】本発明は、簡素な製造工程でありながら、ボイドを発生させずにトランジスタセルの高密度化を実現する半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体層６０にトレンチ型のゲート９０が形成され、該ゲート９０の両側に拡散層５０が形成されたトランジスタセルを複数含むセル部６１と、該セル部６１を囲むガードリング部６２とを有する半導体装置の製造方法であって、
前記ゲート９０及び前記拡散層５０が形成された前記半導体層６０の表面に、層間絶縁膜１２０を形成する工程と、
前記セル部６１に形成された前記層間絶縁膜１２０を、エッチバックにより薄膜化する工程と、
前記層間絶縁膜１２０の前記拡散層５０上の位置に、孔状又は溝状のコンタクト部１３０を形成する工程と、
前記層間絶縁膜１２０上に、金属膜１４０を形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】ＩＧＢＴとセットでＦＷダイオードとして使用される単体のショットキ・バリア・ダイオードにおいては、半田層を介して、表面のアノード電極をメタル・クリップに接続するケースが多い。この場合、アルミニウム系アノード電極上のポリイミド系ファイナル・パッシベーション膜の開口上にＵＢＭ層を設けるが、ＵＢＭ層およびポリイミド系膜がともに、引っ張り応力を有するため、下地のアルミニウム系膜に両引っ張り応力によるクラックが発生する。
【解決手段】本願発明は、半導体基板の主面に設けられたＳＢＤの活性領域および、その端部から外側の周辺部に設けられたＰＳＧ膜被覆領域を有するＳＢＤ素子において、アノード電極を構成するアルミニウム系メタル膜上に相補的に設けられた有機系ファイナル・パッシベーション膜とＵＢＭ層の境界部分をＰＳＧ膜被覆領域に設けたものである。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】パワー半導体装置における高耐圧化と小型化とを両立できる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ガードリングによるターミネーション領域を有する高耐圧パワー半導体装置であって、能動領域は第１のバリアメタル層を介して第１の電極と接合され、前記ガードリングは第２のバリアメタル層を介して第２の電極と接合され、チャネルストッパは第３のバリアメタル層を介して第３の電極と接合されている。前記バリアメタル層は各々に間隔をあけて配設され、前記ターミネーション領域を横断する方向において、前記各バリアメタル層（第１乃至第３のバリアメタル層）の幅は接合する前記各電極（第１乃至第３の電極）の幅よりも広く、かつ前記各バリアメタル層の一部が前記接合する各電極の前記横断する方向における両側からはみ出していることを特徴とする。 （もっと読む）

【課題】ＲＣスナバ回路の抵抗Ｒの値を任意に設計可能な半導体スナバ回路を用いた半導体装置、電力変換装置、半導体装置の製造方法を提供する。
【解決手段】ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、キャパシタ２１０及び抵抗２２０をモノリシックに集積化した半導体スナバ回路２００とを備える半導体装置において、抵抗２２０が、半導体スナバ回路２００の基材となる半導体基体の一部に形成され、半導体基体の比抵抗よりも高い比抵抗を有する高抵抗層を含む。 （もっと読む）

【課題】ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の１つの電極と他の１つの電極との短絡を抑制すること。
【解決手段】半導体チップ１０と、半導体チップ１０上に配置された電極パッド１４、１６と半導体チップ１０の外周との間に配置された導電性のガードリング１８と、ガードリング１８の一部領域を排することで、ガードリング１８を互いに絶縁された複数の単位領域に分割するための、複数のガードリング絶縁部６０と、を有する半導体装置。 （もっと読む）

【課題】Ｎ型ショットキー接合界面にＰｔまたはＡｕが到達してしまうおそれを低減する。
【解決手段】Ｎ＋型半導体基板1上のＮ−型エピタキシャル層2に複数のトレンチ2aを形成し、トレンチ2aの側面2a1および底面2a2を介してＰ型不純物を導入して拡散させることにより、ガードリング部4とＰ型層5とを形成し、トレンチ2aの側面2a1上および底面2a2上に酸化膜3を形成し、酸化膜3のうち、トレンチ2aの底面2a2に隣接する部分に開口2bを形成し、半導体チップの表面全体にＰｔまたはＡｕ7を蒸着し、蒸着されたＰｔまたはＡｕ7の上からポリシリコン8を堆積させてトレンチ2aの内部にポリシリコン8を充填し、トレンチ2aの底面2a2の開口3bを介してＰｔまたはＡｕ7をトレンチ2aの底面2a2の下方に拡散させる。 （もっと読む）

常時オフ半導体デバイスが提供される。ＩＩＩ族窒化物バッファ層が提供される。ＩＩＩ族窒化物バリア層がＩＩＩ族窒化物バッファ層上に設けられる。非伝導性スペーサ層がＩＩＩ族窒化物バリア層上に設けられる。ＩＩＩ族窒化物バリア層およびスペーサ層がエッチングされてトレンチを形成する。トレンチはバリア層を貫いて延びてバッファ層の一部を露出させる。誘電体層がスペーサ層上およびトレンチ内に形成され、ゲート電極が誘電体層上に形成される。半導体デバイスの形成に関連する方法も提供される。
（もっと読む）

【課題】高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供する。
【解決手段】半導体装置は、ｎ＋型半導体基板１と、ｎ＋型半導体基板１の上面上に設けられたｎ−型ドリフト領域２と、ｎ−型ドリフト領域２の上面上に設けられ、ｎ−型ドリフト領域２とショットキー接合Ａを形成するアノード電極３と、ｎ＋型半導体基板１に電気的に接続されたカソード電極４とを備える。半導体装置は、ｎ−型ドリフト領域２の表面に選択的に設けられたトレンチ５を備え、トレンチ５は、アノード電極３により埋め込まれている。 （もっと読む）

本発明は、高濃度ｎドープシリコン基板（１）と第１のｎ型シリコンエピタキシャル層（２２）とから成る半導体装置であって、第１のｎ型シリコンエピタキシャル層（２２）は高濃度ｎドープシリコン基板（１）に直に接しており、ｐドープＳｉＧｅ層（３）が第２のｎ型シリコンエピタキシャル層（１２）に接し、ヘテロ接合ダイオードを形成しており、ヘテロ接合ダイオードは第１のｎ型シリコンエピタキシャル層（２２）の上にあり、ヘテロ接合ダイオードにおいてｐｎ接合はｐドープＳｉＧｅ層（３）の内部にある。第１のｎ型シリコンエピタキシャル層（２２）は第２のｎ型シリコンエピタキシャル層（１２）よりも高いドーパント濃度を有している。２つのｎ型シリコンエピタキシャル層の間には少なくとも１つのｐドープエミッタウェル（９）があって、埋め込みエミッタを形成しており、第１のｎ型シリコンエピタキシャル層（２２）と第２のｎ型シリコンエピタキシャル層（１２）とへのｐｎ接合が形成されており、少なくとも１つのエミッタウェル（９）は２つのエピタキシャル層によって完全に包囲されている。
（もっと読む）

【課題】高周波の信号に応じて精度よく動作するショットキーバリアダイオードを提供する。
【解決手段】半導体材料に不純物が添加された高濃度不純物層と、高濃度不純物層の上面に形成され、半導体材料に添加される不純物の濃度が高濃度不純物層より低い低濃度不純物層と、金属材料で形成され、低濃度不純物層と接触して設けられたアノード端子と、高濃度不純物層の上面において低濃度不純物層の周囲を囲むように設けられ、高濃度不純物層とオーミック接触するガードリングと、ガードリングと接触するカソード電極とを備えるショットキーバリアダイオードを提供する。 （もっと読む）

素子の耐圧性を改善するために、ゲートの周囲の電界を緩和する電界緩和機能を含むIII族窒化物電力半導体素子。 （もっと読む）

【課題】 ドレイン電極から「ゲート電極下とドレイン領域との境界部分」への電界を多少でも抑えて、更なる高耐圧化を可能とした半導体装置を提供する。
【解決手段】 ＬＯＣＯＳオフセット構造のＭＯＳトランジスタ１００をシリコン基板１に有する半導体装置であって、ソース電極２１はゲート電極１１の上方まで延ばされ、かつ第２ドレインプラグ３３のうちの少なくともゲート電極１１側を包囲するように形成されている。このような構成であれば、第２ドレインプラグ３３のソース電極２１によって包囲された部分の電界はソース電位に引き付けられ、包囲された部分から「ゲート電極１１下とドレイン領域５との境界部分」への電界がある程度抑えられる。 （もっと読む）

【課題】 発振のＳ／Ｎ比を向上させ、安定した波形の低周波発振を可能とする半導体素子を提供する。
【解決手段】 低周波発振半導体素子１０は、半導体基板１と、半導体基板１の裏面に接して配置された裏面電極４と、半導体基板１の表面に接し、平面的に見て裏面電極４と重なるように形成されたパッド電極２とを備えている。パッド電極２の垂直真下の領域Ａに存在する半導体基板１の表面のエッチピット密度が０または３×１０⁴／ｃｍ²以上６×１０⁴／ｃｍ²以下である。 （もっと読む）

【課題】転流特性の向上を図る。
【解決手段】 双方向フォトサイリスタチップ３１の２つの動作チャンネルＣＨ1,ＣＨ2が、交差しないように、互いに分離して配置されている。そして、Ｎ型シリコン基板上における左側のＰゲート拡散領域２３と右側のＰゲート拡散領域２３'との間であって、ＣＨ1とＣＨ2との間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜３５aでなるチャネル分離領域２９が形成されている。したがって、上記Ｎ型シリコン基板の表面におけるチャネル分離領域２９近傍のシリコン界面準位(Ｑss)が増大し、Ｎ型シリコン基板内の少数キャリアである正孔が上記領域において消滅する。その結果、ＣＨ1がオフした時点でＣＨ2側に逆位相の電圧が印加された場合に光入射が無いにも拘わらずＣＨ2がオンする転流失敗を防止することができ、転流特性を向上できる。 （もっと読む）

【課題】
従来のアルミ配線の場合、上述の横応力がアルミ配線にかかり、次第にアルミ配線が傾く。さらに、大きな応力を受けると配線が根元からスライドし、クラックが入るなどして、期待する特性を得られなくなることがある。
【解決手段】
第１の厚さを有する周辺部及び第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板１０と、半導体基板１０の配線形成部上に形成されたアルミ配線層と、を有し、配線形成部が前記周辺部に隣接して配置されている半導体装置である。 （もっと読む）